br>[0050] 图6是依据在本文中公开的主题的实施例的电流饥饿型的、基于电平移位器的环 形振荡器570的电路图。在运个实施例中，使用若干部件，运些部件或多或少地类似于常规 的技术方案（如同在图1-4中讨论的）中的奇数个反相器。然而，部件的不同配置带来跨 越PVT变化的额外的效率和稳定性。因此，在图6的实施例中，振荡器电路570包括一个电 平移位器670,两个电流饥饿型反相器681和686,两个缓冲器680和685, W及两个附加的 反相器682和687。在实施例中，电平移位器起到反相器的作用，因此，其使得电路570的布 置是不稳定的，正如常规的CMOS环形振荡器中的奇数个级。
[0051] 为了运个目的，取决于哪个上拉路径（是反相器681还是反相器686)是激活的， 电容器690和691依次地由分别源自晶体管M5和M6的恒定电流进行充电。节点IN+^N-中 的一个静态接地，而另一个W斜坡的样式对相应的定时电容器690和691进行充电，直到达 到电平移位器670的切换阔值。运时，电平移位器670快速地改变状态并且互补的节点的上 拉接通。电平移位器670设计为使得NMOS晶体管M1/M2强于交叉禪合的PMOS晶体管M3/ M4。因此，电平移位器670的切换点变为NMOS晶体管M1/M2的阔值电压的强函数。另外， NMOS晶体管Ml和M2可W通常均具有相同的阔值电压。因此电压斜升取决于等式（1):
[0053] 由于该现象是周期性的，Tramp+Tdelay成为振荡器的时间周期的半周期，其中 Tdelay是在信号链中的其他元件（也就是相应的缓冲器680和685)的延迟。电容器690 和691使用积聚态PMOS模式来实施，使得在节点IN+/IN-的周期性活动期间电容是固定 的。附加的反相器682缓冲离开电路的信号，并且另一个附加的反相器687作为虚设物W 防止损失对称性（也就是反相器682的输入电容加载并且有效地添加至反相器681的输入 电容，并且反相器687被包括W类似地添加至反相器686的输入电容，W使得振荡器的两侧 具有平衡的/相等的延迟）。附加的，包括缓冲器680和685, W分别地加速电流饥饿型反 相器681和686的信号输出的上升和下降时间，W便防止吸引大的瞬态开路电流。
[0054] 在操作的实例中，考虑如下实施例，其中跨电容器691在节点IN-处的电压为0V， 并且跨电容器691在节点IN+处的电压从OV朝向NMOS晶体管Ml的阔值电压（Vth)斜升。 运意味着电流饥饿型反相器681的输出从逻辑0斜升为逻辑1，并且进而意味着电流饥饿型 反相器681的输入（缓冲器680的输出）为逻辑0。因此，总时钟输出信号CLK通过附加的 反相器682处于逻辑1。
[0055] 响应于在节点IN+处的电压等于或超过NMOS晶体管Ml的阔值电压Vth,之后NMOS 晶体管Ml接通。因为NMOS晶体管Ml强于PMOS晶体管M3，所W NMOS晶体管Ml快速地将节 点OUT下拉至PMOS晶体管M4的阔值电压Vth,因此接通PMOS晶体管M4。现在接通的PMOS 晶体管M4快速地将节点0UT_N上拉至逻辑1 (按照上面概述的初始条件节点IN-为0,所W NMOS晶体管M2关断）。当节点0UT_N处于逻辑1，PMOS晶体管M3关断。因此，NMOS晶体 管Ml快速地将节点OUT下拉至逻辑0,使得仅有少量或没有瞬态开路电流流过PMOS晶体管 M3和NMOS晶体管Ml。在电平移位器中具有少量的瞬态开路电流带来功率消耗的效率。
[0056] 此外，在节点0UT_N的逻辑1经过左侧的缓冲器680传输至电流饥饿型反相器681 和附加的反相器682的输入端。因此，附加的反相器682将时钟输出信号CLK转变为逻辑 0,并且电流饥饿型反相器681开始对电容器690进行放电。如下面进一步描述的，放电电 流不局限于如同在图3-4的电路中的放电电流，电流饥饿型反相器681相当快速地对电容 器690进行放电；能够比电流饥饿型反相器686更快速地对电容器691进行充电。
[0057] 将注意力转移到振荡器电路570的右手侧，在节点OUT的逻辑0经过右侧的缓冲 器685传输至电流饥饿型反相器686的输入端，其开始将电容器691从0伏充电至NMOS晶 体管M2的阔值电压Vth。响应于在节点IN-处的电压等于或超过NMOS晶体管M2的阔值电 压Vth, NMOS晶体管接通。因为NMOS晶体管M2强于PMOS晶体管M4, NMOS晶体管M2快速 地将节点〇UT_N下拉至PMOS晶体管M3的阔值电压Vth,因此接通PMOS晶体管M3。之后， PMOS晶体管M3快速地将节点OUT上拉至逻辑1 (按照上面的节点IN+为0,因此NMOS晶体 管Ml关断），运关断了 PMOS晶体管M3。因此，NMOS晶体管M2快速地将节点0UT_N下拉至 逻辑0,使得仅有少量或没有瞬态开路电流流过PMOS晶体管M4和NMOS晶体管M2。
[0058] 此外，在节点0UT_N的逻辑0经过左侧的缓冲器680传输至电流饥饿型反相器681 和附加的反相器682的输入端。因此，附加的反相器682将输出CLK转变为逻辑1，并且电 流饥饿型反相器681开始对电容器690进行充电，W再次开始上面描述的循环。
[0059] 根据上面描述的等式（1)，振荡的时间周期与Ibias和NMOS晶体管M1/M2的阔值 电压Vth的比值成比例，因此如果扣ias生成为与随着过程和溫度变化的阔值电压Vth具 有强相关性，则可W控制频率为相对地恒定。运样的控制可通过如在下文中参考图7进一 步详细描述的过程和溫度电路560和PMOS晶体管M5/M6的电流镜来实施。 W60] 图7是依据在本文中公开的主题的实施例的、与图5中的环形振荡器570相结合 地使用的过程和溫度变化生成器560的电路图。在运个实施例中，过程和溫度变化生成器 560用于生成在上面参考图6描述的电流Ibias。本领域的技术人员理解图7的电路560 仅仅是实施生成器电路560的一种方式，然而也能够实现用于生成电流Ibias的其他实施 例。在运个实施例中。一对级联的NMOS晶体管MlO和Mll用于生成如下电压，其为供应电 压Vosc减去两个阔值电压降。因此，在图7的电路560中，低电流可通过NMOS晶体管MlO 和M11，从禪合至供应电压Vosc的相应的漏极节点拉取。NMOS晶体管MlO的控制节点同样 禪合到供应电压Vosc。NMOS晶体管MlO的源极节点处在Vosc-Vth,并且NMOS晶体管Mll 的源极节点处于V〇sc-2Vth，其中假设对于NMOS晶体管MlO和Ml 1而言阔值电压是相同的。 在NMOS晶体管Mll的源极节点的电压（Vosc-2Vth)在之后转换成校正电流Icc,其使用常 规的带有源极负反馈级的共源极PMOS晶体管M12,使得跨导在电压范围上是线性的，因此 使得校正电流Icc与Vth成比例。
[0061] 该校正电流Icc被添加至固定电流Idc并且（经由电流镜M15/M16)适当地被镜 像W生成化ias(参见图6)，使得Ibias (图6)等于校正电流Icc+Idc，并且追踪电路560 中的晶体管的阔值电压Vth的变化。电流Ibias在之后经由PMOS晶体管M17被镜像到图6 的PMOS晶体管M5和M6, W将电流Ibias发送到相应的电流饥饿型反相器681和686。该 校正电流Icc至少在一阶上消除了由于过程和溫度导致的NMOS晶体管Ml和M2的阔值电 压Vth的变化（一阶与任意的PMOS晶体管中的变化相比与NMOS晶体管Ml和M2的Vth的 变化更相关，运是因为如上文所述，图6的电路的振荡频率相较于任意的PMOS晶体管更多 地取决于NMOS晶体管Ml和M2的阔值电压）。例如，如果NMOS晶体管Ml和M2的阔值电压 Vth增大，则校正电流Icc增大，扣ias增大，并且进而NMOS晶体管Ml和M2 (图6)能更快 速地对电容器690和691进行充电，W补偿NMOS阔值电压Vth的增加。相反的，如果NMOS 晶体管Ml和M2的阔值电压Vth减小，则校正电流Icc减小，扣ias减小，并且进而NMOS晶 体管Ml和M2 (图6)能较慢地对电容器690和691进行充电，W补偿NMOS阔值电压Vth的 减小。
[0062] 尽管图7中的电路560针对NMOS阔值电压的增大有效地起到了减小校正电流Icc W及进而减小Ibias的作用，但针对NMOS和PMOS阔值电压Vth的整体增大，电路560仍然 使校正电流Icc和Ibias增大，运是因为校正电流Icc相比较于PMOS阔值电压更多地取决 于NMOS阔值电压。通过设定gmR,〉〉l能够基本上消除校正电流Icc对PMOS阔值电压的依 赖性，其中gm为图7的电路560的PMOS晶体管M12的跨导，W及R ,为电阻器695的电阻。
[0063] 此外，仍然参考图7,尽管电阻器695的电阻W不辅助电路560的溫度/过程补偿 的方式随着过程和溫度变化，但是电阻器695的值能够在制造期间修正到在预定的溫度处 的预定值，使得该修正至少用于补偿由于忍片到忍片的过程导致的电阻器695的电阻的改 变。 W64] 如在上文参考图1-4讨论的常规的CMOS振荡器通常在频率方面能具有+/-25%的 变化。通过对在参考图5-7描述的实施例中的PVT变化进行的补偿，在频率方面的变化在 所有PVT条件下能降低到+/-4. 2。此外，由于图5-7中的实施例的电流饥饿型结构，功率消 耗很低。更进一步的，由于振荡器电路570设计的对称性，时钟输出信号CLK的占空比变化 更小