具有匹配阈值电压的集成电路及其制造方法
【专利说明】具有匹配阈值电压的集成电路及其制造方法
[0001]本发明的背景
[0002]发明的领域
[0003]本发明总地涉及集成电路和设备，并且具体地，涉及匹配增强型和耗尽型设备的阈值电压以及减小氮化镓(GaN)设备的输出电容。
[0004]相关技术的说明
[0005]GaN半导体设备由于它们的高频率转换、携带大电流和支持高电压的能力越来越受欢迎。这些设备的开发一般针对高功率/高频率应用。为这些类型的应用制造的设备是基于呈现高电子迀移率并且不同地被称为异质结场效应晶体管(HFET)、高电子迀移率晶体管(HEMT)或调制掺杂场效应晶体管(M0DFET)的通用设备结构。这些类型的设备在高频率操作时，例如100kHz-100GHz，典型地可以承受高电压，例如30V-2000V。
[0006]GaN HEMT设备包括具有至少两个氮化物层的氮化物半导体。在半导体或缓冲层上形成的不同材料使得层间具有不同的能带间隙。相邻氮化物层中的不同材料还会引起极化，其导致两个层的接合点附近尤其是在具有狭窄能带间隙的层中形成导电二维电子气(2DEG)区域。
[0007]引起极化的氮化物层典型地包括靠近GaN层的AlGaN阻挡层以包括该2DEG，其允许电荷流经该设备。该阻挡层可掺杂或不掺杂。由于该2DEG区在零栅极偏置电压时存在于栅极下方，大部分的氮化物设备是常开(on)的或是耗尽型设备。若位于栅极下方的该2DEG区在施加的零栅极偏置电压下被耗尽(即被移除)，该设备可为增强型设备。由于它们提供的增加的安全性，并且由于它们更容易用简单、低成本驱动电路控制，增强型设备是常闭(OFF)的并且是所期望的。为了传导电流，增强型设备需要在栅极施加正向偏置电压。
[0008]在某些集成电路设计中，高电子迀移率晶体管(HEMT)或赝配高电子迀移率晶体管((p-)HEMT)被分为具有负值阈值电压VTh的耗尽型晶体管与具有正值阈值电压VTh的增强型晶体管。在这样的设计中，增强型和耗尽型设备的阈值电压VTh的绝对值相等是所期望的。例如，若增强型的阈值电压VTh为正1.5伏，则耗尽型设备的阈值电压VTh应为负1.5伏。
[0009]本发明提供了实现具有相同绝对值的增强型和耗尽型设备的方法。
【发明内容】
[0010]下面描述的实施例通过提供具有增强型设备和耗尽型设备的集成电路解决了上面讨论的问题和其他问题，该集成电路包括隔离两个设备的隔离区和较薄区或栅极下面氮化铝镓(AlGaN)阻挡层中的栅极接触凹陷，其可以用于调制增强型和耗尽型设备的阈值电压VTh，以使该阈值电压的绝对值近似相等。
[0011]尤其是，本文公开了集成电路，具有衬底;至少一个缓冲层，形成于衬底之上;阻挡层，形成于至少一个缓冲层之上；以及隔离区，形成用于将第一晶体管设备的阻挡层的第一部分与第二晶体管设备的阻挡层的第二部分隔离开，阻挡层的第一部分和第二部分的每个都具有各自的栅极接触凹陷。集成电路进一步包括至少部分沉积在第一晶体管设备的阻挡层的第一部分的栅极接触凹陷中的第一栅极触点；以及至少部分沉积在第二晶体管设备的阻挡层的第二部分的栅极接触凹陷中的第二栅极触点。在示例性的实施例中，第一晶体管设备和第二晶体管设备分别是增强型设备和耗尽型设备。
[0012]示例性实施例的一个目的是提供具有较低栅-漏电容(Cgd)和较低输出电容(Coss)的氮化镓功率设备。根据示例性的实施例，较薄AlGaN阻挡层的栅极接触凹陷延伸到栅极触点外面向漏极延伸。在此实施例中，由于在漏极侧面栅极角落的阻挡层是较薄的，所以该设备具有较低的2DEG密度，并且因此减小了栅-漏电容(Cgd)和输出电容(Coss)。
【附图说明】
[0013]上面指出的以及其他特征、对象和本公开的优点将从下面阐述的详细说明当连同附图时变得更加明显，其中相同的参考字符相应地始终确定，并且其中:
[0014]图1例示了根据本发明的示例性实施例的、具有增强型和耗尽型设备的集成电路具有匹配的阈值电压VTh。
[0015]图2例示了根据本发明的替代实施例的、集成电路100的增强型设备。
[0016]图3例示了根据本发明的替代实施例的、集成电路100的耗尽型设备。
[0017]图4是根据本发明的示例性实施例的、仅在栅极下面具有较薄阻挡层的设备和具有延伸到栅极外面向漏极延伸的较薄阻挡层的另一个设备的输出电容(Coss)的图示比较。
[0018]图5A-5F是根据本发明的示例性实施例的、例示了形成增强型设备和耗尽型设备具有匹配的阈值电压VTh的集成电路的制造工艺。
[0019]示例性的
【具体实施方式】
[0020]在下面的详细说明中，对某些实施例进行了编号。这些实施例描述得足够详细以使本领域技术人员能够实践它们。将理解的是，可以采用其他实施例并且可以进行多种结构、逻辑和电学变化。在下面的详细说明中公开的特征的组合在广义上对实践教导并不是必需的，并且而是仅教导描述本教导的特别典型的示例。
[0021]图1例示了根据本发明的示例性实施例的、集成电路的第一实施例。如所示，集成电路100包括增强型设备101和耗尽型设备201。集成电路100形成于衬底302上，所述衬底302由硅(Si)、碳化硅(SiC)、蓝宝石或用于半导体制造的任何其他合适的材料形成。然后，一个或多个缓冲层303形成于衬底302上。缓冲层303可以包括氮化铝(A1N)、氮化镓(GaN)、氮化铝镓等等。在示例性实施例中，缓冲层中的一个(即与阻挡层304最近的缓冲层)是沟道层，其首选地由氮化镓(GaN)组成。应理解，沟道层可以视为缓冲层中的一个或视为缓冲层和阻挡层之间的单独的层。而且，由氮化铝镓(AlGaN)或氮化铟铝镓(InAlGaN)形成的阻挡层304可以形成于缓冲层303之上，其在一些实施例中可以包括位于AlGaN下面的氮化铝(A1N)隔离层和位于氮化铝镓(未示出)上面的氮化镓(GaN)保护层。如上面指出的，二维电子气(2DEG)区(未用参考数字标记)形成于缓冲层303和阻挡层304之间的接口处。例如，如果缓冲层303包括由GaN形成的沟道层，则该2DEG区形成于GaN层和阻挡层304之间的接口处。
[0022]如进一步所示，增强型设备101包括源极102、栅极103和漏极105，以及覆盖该设备的介电薄膜107和可选的场板106。同样地，耗尽型设备201包括源极202、栅极203和漏极205，并且也包括介电薄膜207和可选的场板206。隔离区301形成于阻挡层304中，以将增强型设备101和耗尽型设备201的阻挡层分成第一和第二部分。应领会，虽然隔离区301被例示为图1的阻挡层304中的蚀刻出的窗口，但如本领域技术人员将理解的，在替代的实施例中，隔离区301可以通过离子注入形成。
[0023]为了调制增强型设备101的阈值电压VTh，阻挡层304包括栅极103下面的较薄部分104(即栅极触点部分104)，相比之下，阻挡层304的各部分未沉积在栅极103之下。栅极103下面的阻挡层的较薄部分104增加了正阈值电压VTh的值。如图1所示，栅极103延长了栅极接触凹陷104的整个宽度。类似地，为了调制耗尽型设备201的阈值电压VTh，阻挡层304包括栅极203下面的较薄部分204(即栅极触点部分204)，相比之下，阻挡层204的各部分未沉积在栅极203之下。栅极203下面的阻挡层的较薄部分204减小了负阈值电压VTh的值。如图1所示，栅极203延长了栅极接触凹陷204的整个宽度。
[0024]在图1例示的集成电路100的示例性实施例中，AlGaN阻挡层凹陷或位于栅极103、203之下的较薄阻挡层(即栅极接触凹陷)104、204可以分别用于调制增强型设备101和耗尽型设备201的阈值电压VTh，以使阈值电压的绝对值近似相等。尤其是，在制造期间，各自设备的栅极接触凹陷的厚度可以调节，以使阈值电压的绝对值近似相等。
[0025]图2例示了根据本发明的替代实施例的、集成电路100的增强型设备。类似地，图3例示了根据本发明的替代实施例的、集成电路100的耗尽型设备。
[0026]如图2和3的这些实施例所示，增强型设备1001和耗尽型设备2001的凹陷的阻挡层1004、2004延伸出或超过栅极10