用于分裂栅非易失性存储器单元的自对准源极的形成的制作方法
【专利说明】用于分裂栅非易失性存储器单元的自对准源极的形成
[0001]相关专利申请
本申请要求2013年7月5日提交的美国临时申请N0.61 /843，189的权益，并且该美国临时申请以引用方式并入本文。
技术领域
[0002]本发明涉及非易失性闪存单元的制造。
【背景技术】
[0003]分裂栅非易失性闪存单元是本领域中已知的，包括具有选择栅、浮栅、控制栅、和擦除栅的那些存储器单元。例如，美国专利N0.7，927，994公开了此类存储器单元的形成，该专利出于所有目的以引用方式并入。
[0004]’994专利的图3L示出源极区16在两个浮栅之间并且在擦除栅24下方的衬底中形成。’994专利描述并示出(在图3G中)源极区16通过一对栅堆栈之间的离子注入而形成，其中每个栅堆栈包括浮栅、控制栅、绝缘层、和侧间隔物(包括用于限定浮栅的内侧壁的同一侧间隔物)。到衬底中的源极区注入由相对浮栅的内边缘(以及在浮栅上面的用于通过多晶硅蚀刻限定那些边缘的侧间隔物)来限制和限定。
[0005]图1为使用’994专利的技术形成的存储器阵列的俯视图。STI隔离区域10设置在包含存储器单元的有源区域12的列之间。控制栅线14平行于源极线16延伸。控制栅线14与源极线16之间的间距18(8卩，CG至SL间距18)必须足够宽以避免相邻浮栅的短路。间距18取决于控制栅14和源极线16之间的对准。如果控制栅14与源极线16在一个方向上未对准，将使得间距18在一侧上较大，而在另一侧上较小，并且可能导致较小CG至SL间距的两个相邻浮栅之间的泄漏。必须保持足够的CG至SL间距18以避免这种泄漏发生。由于控制栅线14和源极线16之间的未对准问题，这个间距难以减小。此外，源极线16的宽度取决于颈部空间24，该颈部空间可根据光刻的定义和复杂的扩散(有源)0PC(光学邻近校正)的图案而改变，通常需要所述0PC以更好地限定隔离区域10的拐角区域20，从而随着临界尺寸缩小以受控方式更好地限定SL颈部区域22和SL颈部空间24。
[0006]需要以更好地有利于按比例减小存储器单元阵列的尺寸的方式形成源极区。
【发明内容】
[0007]上述问题和需要由存储器装置解决，所述存储器装置具有:一对间隔开的导电浮栅，所述导电浮栅包括彼此面对的内侧壁，其中浮栅设置在第一导电类型的衬底上面并且与其绝缘;一对间隔开的导电控制栅，所述导电控制栅各自设置在浮栅中的一个上面并且与其绝缘，其中控制栅中的每个包括相对的内侧壁和外侧壁，并且其中控制栅的内侧壁彼此面对;一对绝缘材料的第一间隔物，所述第一间隔物沿着控制栅的内侧壁延伸并且设置在浮栅上面，其中浮栅的内侧壁与该对第一间隔物的侧表面对准;一对绝缘材料的第二间隔物，所述第二间隔物各自沿着第一间隔物中的一个并且沿着浮栅中的一个的内侧壁延伸;形成到衬底中的沟槽，该沟槽具有与该对第二间隔物的侧表面对准的侧壁;设置在沟槽中的硅碳;以及注入到硅碳中的材料，该材料在硅碳中形成具有第二导电类型的第一区域。
[0008]形成存储器单元的方法包括:形成位于具有第一导电类型的衬底上面并且与其绝缘的导电材料层;形成位于导电层上面并且与其绝缘的一对间隔开的导电控制栅，其中控制栅中的每个包括相对的内侧壁和外侧壁，并且其中内侧壁彼此面对;形成沿着内侧壁并且位于导电层上面的一对绝缘材料的第一间隔物;进行导电层的蚀刻以形成导电层的一对浮栅，其中浮栅包括内侧壁，所述内侧壁彼此面对并且与该对第一间隔物的侧表面对准;形成一对绝缘材料的第二间隔物，所述第二间隔物各自沿着第一间隔物中的一个并且沿着浮栅中的一个的内侧壁延伸;将沟槽形成到衬底中，其中沟槽具有与该对第二间隔物的侧表面对准的侧壁;在沟槽中形成硅碳；以及将材料注入到硅碳中以在其中形成具有第二导电类型的第一区域。
[0009]通过查看说明书、权利要求和附图，本发明的其他目的和特征将变得显而易见。
【附图说明】
[0010]图1为示出常规形成的存储器单元阵列的俯视图。
[0011]图2A和图2B为示出在本发明的存储器单元阵列中使用的介电间隔物DS和硅碳(SiC)的俯视图。
[0012]图3A至图3G为有源区域的侧剖视图，其示出形成存储器单元阵列的步骤。
[0013]图4A至图4D为隔离区域的侧剖视图，其示出形成存储器单元阵列的步骤。
【具体实施方式】
[0014]本发明为用于形成源极区以使得使用最小CG至SL扩散间距(这允许较小的存储器单元尺寸)的改进技术，源极线的临界尺寸可被更好地控制，并且对于SL颈部区域无需0PC。
[0015]图2A和图2B示出本发明的关键特征，所述关键特征包括在形成源极线之前在控制栅和浮栅侧壁上形成介电间隔物DS(不同于‘994专利中的用于限定浮栅侧壁的间隔物)，以及在硅衬底和STI氧化物隔离区域中的沟槽中选择性外延生长硅碳(SiC)，在该STI氧化物隔离区域中衬底硅在底部处暴露。图2A示出在控制栅形成之后，但在源极线形成之前的阵列。图2B示出在控制栅侧壁间隔物DS形成之后，并且在硅碳于源极线区域中的沟槽中生长之后的阵列。
[0016]图3A-图3G为沿着线A-A(在有源区域中)截取的剖视图，并且图4A-图4D为沿着线B-B(在隔离区域中)截取的剖视图，如图2A和图2B所示，示出了形成存储器阵列的步骤。图3A对应于类似于‘994专利中的图3G的结构，但是是在形成源极区的注入之前。浮栅30形成在硅衬底32上并且通过绝缘层34(例如，二氧化硅)与该硅衬底绝缘。控制栅36形成在浮栅30中的每个上面并且与其绝缘。控制栅36具有彼此面对的内侧壁36a。绝缘体38(也称为硬掩模绝缘体)形成在每个控制栅36上面。二氧化硅40和氮化硅42形成在控制栅36和绝缘体38的侧面上。氧化物间隔物44沿着控制栅36和绝缘体38的侧面(包括内侧壁36a)形成。间隔物的形成在现有技术中是众所周知的，且涉及材料在结构的轮廓上面的沉积，继之以各向异性蚀刻过程，从而从结构的水平表面移除该材料，而该材料在该结构的竖直定向表面上在很大程度上保持完整(具有圆化的上表面)。已进行了多晶蚀刻，该多晶蚀刻使用间隔物44来限定浮栅30的彼此面对的内侧壁30a。图4A示出隔离区域10中的结构，该结构形成在STI绝缘46(例如，二氧化硅)上面。该结构在隔离区域10中没有浮栅30。
[0017]氧化物间隔物48然后(通过氧化物沉积和氧化物各向异性蚀刻)形成在该结构的侧面上，如图3B和图4B所示。向内的区域中的间隔物48沿着间隔物44并且沿着浮栅30的向内的表面30a延伸。优选地，在间隔物的形成中使用时间模式(固定时间)蚀刻，以在衬底3 2上留下一层氧化物47。光致抗蚀剂49通过光致抗蚀剂涂覆和光刻曝光以及显影形成在每个结构的外半部上面(即，在硬掩模绝缘体38的仅一部分上面)。硅、氮化物和氧化物蚀刻用于向下蚀刻硬掩模绝缘体38、间隔物44和48、氮化物42和氧化物40的暴露部分，以及将沟槽50形成到有源极区域中的硅衬底32中并且形成到隔离区域中的STI绝缘46中。例如，进行蚀刻可实现所需结果，所述蚀刻在硅、氮化物和氧化物蚀刻之间部分地转换气体，其中在有源极区域和隔离区域两者中的示例性沟槽深度为1000A至1500A。所得结构示于图3C和图4C中