包含阶梯结构的半导体装置及相关方法

包含阶梯结构的半导体装置及相关方法
【专利说明】包含阶梯结构的半导体装置及相关方法
[0001 ] 优先权主张
[0002]本申请案主张2013年7月1日申请的标题为“包含阶梯结构的半导体装置及相关方法(SEMICONDUCTOR DEVICES INCLUDING STAIR STEP STRUCTURES, AND RELATEDMETHODS)”的第13/932，551号美国专利申请案的申请日期的权益。
技术领域
[0003]本发明的实施例涉及包含界定接触区域的阶梯结构的设备(例如三维半导体装置)，以及形成及操作此类半导体装置的相关方法。
【背景技术】
[0004]半导体工业不断寻求方式来生产每个存储器裸片具有更多数目的存储器单元的存储器装置。在非易失性存储器(例如NAND快闪存储器)中，增加存储器密度的一种方式是通过使用垂直存储器阵列(其也称为三维(3-D)存储器阵列)。一种类型的垂直存储器阵列包含延伸通过导电材料(例如字线板、控制栅极板)层(例如层、板)中的开□(例如孔)的半导体柱，其中电介质材料位于所述半导体柱与所述导电材料的每一结处。因此，可沿每一柱形成多个晶体管。与具有晶体管的常规平面(例如二维)布置的结构相比，垂直存储器阵列结构通过在裸片上向上(例如垂直地)建立阵列而实现更多数目的晶体管定位于单位裸片区域中。
[0005]例如，以下项中描述垂直存储器阵列及其形成方法:Kito等人的第2007/0252201号美国专利申请公开案;Tanaka等人的 “Bit Cost Scalable Technology with Punch andPlug Process for Ultra High Density Flash Memory”( Symposium on VLSITechnology Digest of Technical Papers，第 14页到第 15页(2007年))；Fukuzumi等人的“Optimal Integrat1n and Characteristics of Vertical Array Devices for Ultra-High Density，Bit_Cost Scalable Flash Memory”( IEDM Technical Digest，第449页到第52页(2007年))；及Endoh等人的 “Novel Ultrahigh-Density Flash Memory with aStacked-Surrounding Gate Transistor(S_SGT)Structured Cell，，(IEEE Transact1nson Electron Devices，第50卷，第4期，第945页到第951 页(2003年4月))。
[0006]常规垂直存储器阵列包含导电材料(例如字线板)与存取线(例如字线)之间的电连接，使得可唯一地选择3-D阵列中的存储器单元用于写入操作、读取操作或擦除操作。一种形成电连接的方法包含在导电材料的边沿处形成所谓的“阶梯”结构。所述阶梯结构包含界定接触区域的个别“台阶”，在所述接触区域上方形成垂直导体以提供到相应导电材料的电接入。
[0007]期望进一步改善及减少制造此类结构的成本，以及用于减少由阶梯垂直存储器阵列覆盖的区域的替代结构及方法。此外，期望改善包含较高数目的存储器单元及导电层的结构的形成。
【附图说明】
[0008]图1说明包含常规阶梯结构的半导体装置结构的部分剖视透视图。
[0009]图2说明示出两个长形存储器阵列块及所述长形存储器阵列块中的每一者的纵向端处的常规阶梯结构的半导体装置结构的部分的俯视图。
[0010]图3到5说明根据本发明的实施例的半导体装置结构的存储器阵列块的不同视图。
[0011]图3说明根据本发明的实施例的包含四个阶梯结构的存储器阵列块的透视图。
[0012]图4说明由虚线A指示的图3的存储器阵列块的部分的透视图。
[0013]图5说明由虚线A指示的图3的存储器阵列块的部分的俯视图。
【具体实施方式】
[0014]下列描述提供特定细节(例如材料类型、材料厚度及处理条件)以提供对本发明的实施例的透彻描述。然而，所属领域的一般技术人员将了解，可在不采用此类特定细节的情况下实践本发明的实施例。实际上，可结合用于工业中的常规制造技术而实践本发明的实施例。
[0015]在下列详细描述中，参考附图，附图构成本发明的部分且在附图中以说明方式示出其中可实践本发明的特定实施例。足够详细地描述此类实施例以使所属领域的一般技术人员能够实践本发明。然而，可利用其它实施例，且可在不脱离本发明的范围的情况下作出结构、逻辑及电性变化。本文所呈现的说明并非意指任何特定系统、装置或结构的实际视图，而仅仅是用于描述本发明的实施例的理想化表示。本文所呈现的图式未必按比例绘制。各种图式中的类似结构或组件可保留相同或类似编号以方便读者;然而，编号的类似性并非意味着所述结构或组件的尺寸、组成、配置或任何其它性质需相同。
[0016]除非另外指定，否则可通过任何适合技术(其包含(但不限于)旋涂、覆盖涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD或物理气相沉积(PVD))而形成本文所描述的材料。取决于待形成的特定材料，所属领域的一般技术人员可选择用于沉积或生长所述材料的技术。虽然本文所描述及所说明的材料可形成为层，但是所述材料不限于此且可形成于其它三维配置中。
[0017]如本文所使用，涉及给定参数、性质或条件的术语“实质上”在一定程度上意味着且包含:所属领域的一般技术人员应了解，所述给定参数、性质或条件在小程度变动的情况下满足(例如在可接受制造容限内)。举例而言，取决于实质上满足的特定参数、性质或条件，所述参数、性质或条件可满足至少90%，满足至少95%或甚至满足至少99%。
[0018]如本文所使用，词组“半导体装置结构”意味着且包含用于形成半导体装置的结构、装置或系统，且所述结构、装置或系统可或可不以其最终形式存在于所述半导体装置中。例如，半导体装置结构可为存在于半导体装置或系统的形成中的中间结构或包括半导体装置或系统的至少部分的最终结构。“半导体装置结构”涵盖用于存储器、太阳能电池、发光二极管(LED)、处理器及其它装置及系统(其可或可不包含一或多种半导体材料)的结构。
[0019]如本文所使用，除非上下文另外明确指示，否则任何关系术语(例如“第一”、“第二”、“在…上方”、“在…下方”、“在…上”、“在…下面”等等)用于清晰且方便地理解本发明及附图，且不意味或取决于任何特定偏好、定向或次序。
[0020]如本文所使用，术语“垂直”及“水平”是参考其中或其上形成有所描述的结构的衬底的主平面且未必由地球的重力场界定。“水平”方向是实质上平行于所述衬底的所述主平面的方向，而“垂直”方向是实质上垂直于所述衬底的所述主平面的方向。所述衬底的主平面由具有比所述衬底的其它表面相对更大的面积的所述衬底的表面(例如由常规半导体晶片衬底的实质上平坦圆形表面)界定。
[0021]如本文所使用，术语“横向”及“横向地”是指跨长形部件的宽度水平延伸且实质上垂直于所述长形部件的纵向轴的方向。除非另外规定，否则本文所指的“横向”方向是参考长形存储器阵列块。例如，长形部件的横向侧表面(即，面向横向方向的表面)可在所述长形部件的纵向端之间及在所述长形部件的垂直下表面与上表面之间沿所述长形部件延伸。
[0022]如本文所使用，词组“親合到”是指可操作地彼此连接(例如，通过直接欧姆连接或通过间接连接(例如经由另一元件)而电连接)的元件。
[0023]本发明揭示半导体装置(例如垂直存储器装置，例如三维NAND存储器装置)，其包含界定导电材料(例如导电层(conductive tier)、导电层(conductive layer)、导电板)上的接触区域的阶梯结构，本发明还揭示形成此类装置的方法。本发明的半导体装置可包含沿存储器阵列块的横向侧表面的一或多个阶梯结构。在一些实施例中，接触区域可沿存储器阵列块定位于一个以上阶梯结构中。在一些实施例中，阶梯结构可从存储器阵列块的横向侧表面凹陷。在一些实施例中，阶梯结构可沿存储器阵列块定位于存储器阵列块的纵向端之间的纵向位置中，例如纵向定位于存储器单元的垂直串之间。因为阶梯结构可定位于内部(例如，在存储器阵列块的纵向端之间及在存储器阵列块的横向侧表面之间)，所以阶梯结构可被视为存储器阵列块的存储器阵列区域之间的“楼梯井”。沿存储器阵列块的横向侧表面定位接触区域可导致存储器阵列块中使用更大数目的导电层，而不会使存储器阵列块增加额外横向宽度(或增加最小横向宽度)。此外，存取线在物理上可彼此分离更大距离以减小相邻存取线之间的电应力，而不使存储器阵列块增加任何横向宽度(或增加最小横向宽度)。虽然本文所描述的非易失性存储器装置可特定参考NAND装置，但是本发明不受限于此且可应用于其它半导体及存储器装置。
[0024]在本说明书中，图1及2及其随附描述经提供以增强所属领域的一般技术人员对本发明的实施例的理解，且申请者不能出于任何目的而将其视为现有技术。
[0025]图1说明包含用于界定将存取线106连接到导电层10