专利名称：Nrom单元中的阈值电压偏移的制作方法
技术领域：
本发明主要涉及NROM单元，尤其涉及其中的阈值电压偏移。
背景技术：
在现有技术中已知非易失性电荷俘获层器件，如氮化物只读存储器(NROM)。图1示出典型的NROM单元10，现在参考图1。NROM单元在衬底105中在两条位线102和104之间具有沟道100，并且在栅极112下具有氧化物-氮化物-氧化物(ONO)夹层结构。氧化物-氮化物-氧化物夹层结构具有通常厚度为10-17nm的顶部氧化物层111、通常厚度为4-8nm的中间氮化物层110、以及通常厚度为4-8nm的底部氧化物层109。NROM单元可以包含位于中间氮化物层110内的定义1位的可充电区域106。双位NROM单元可以包含两个位于中间氮化物层110内的分开的且可独立充电的区域106和108。
位106和108是可以单独访问的，因此，通常可以分别对它们进行编程(通常表示为‘0’)、擦除(通常表示为‘1’)或读取。通常，利用在漏极上，即在位线102或104上，以及在栅极112上的电压脉冲执行NROM单元的编程和擦除。在每个脉冲后，执行检测单元状态的校验操作。持续进行编程和校验操作，直到单元在读操作期间不通过任何有效电流为止。在擦除过程中，情况相反；持续进行擦除和校验操作，直到在读取过程中有效电流出现为止。
对位(106或108)进行读取包括确定如在读取特定位时所观察到的阈值电压Vt是大于还是小于读取参考电压电平RD。
图2示出作为阈值电压Vt函数的存储器芯片(该芯片通常具有形成在存储阵列中的大量NROM单元)的编程和擦除状态的分布，现在参考图2。在读取电平RD之下存在擦除分布30，其最右侧点是擦除阈值电压Vte。同样，在读取电平RD之上存在编程分布32，其最左侧点是编程阈值电压Vtp。
分开两个阈值电压Vtp和Vte的距离是操作窗口WO。操作窗口WO由容限(margin)M0和M1组成，如图2所示。容限M0是读取参考电压电平RD与编程阈值电压Vtp之间的距离。容限M1是读取参考电压电平RD与擦除阈值电压Vte之间的距离。通过容限M0和M1而使编程阈值电压Vtp与擦除阈值电压Vte分开的距离确保‘0’和‘1’(分别表示已编程单元状态和已擦除单元状态)的读取是准确的。只要容限足够大，就可以实现可靠的读取。
不幸地，容限可能会随着时间而显著变化，这可以导致单元停止操作。例如，如现在正参照的图3所示，在“烘干(Bake)”处理时容限可能缩小。在烘干处理中，将单元暴露在高温下，以便模拟在较长的时间内单元保持信息的能力，并且这是许多在将存储阵列作为商品发售之前对其进行的测试中的一种。
图3示出在多次编程和擦除循环之后典型NROM单元相对于时间的阈值电压Vtp和Vte。如图3所示，示出在t＝0时的初始操作窗口WOi、以及初始容限M0i和M1i。在一段时间后，在t＝x时，看到容限M0x和M1x减小。最后，容限M0和M1以及操作窗口WO可能缩小到不能再实现可靠的读取，并由此NROM单元将不再可靠的程度。因此，在产品寿命期间可能发生的容限缩小在NROM单元的有效产品寿命上是一个限制因素。
在说明书的结束部分中特别指出被认为是本发明的主旨并且明确主张对其的权利。然而，通过参考以下结合附图的详细说明可以更好地理解关于操作的组织和方法的本发明及其目的、特征、以及优点，其中图1是现有技术NROM单元的图示；
图2是由大量NROM单元组成的存储器芯片的编程和擦除状态分布的图示；图3是在编程和擦除的多次循环后进行烘干处理之后的NROM单元典型性能的示意图；图4是根据本发明优选实施例构造和操作的新颖的NROM单元的图示；图5A是作为在编程和擦除的多次循环之后的正栅极应力(positive gatestress)的结果，由具有不同ONO结构的NROM单元所展现出的擦除和编程阈值电压偏移的示意图；图5B是图5A针对本发明的ONO结构和移动的读取电平的曲线的示意图；图6是作为在编程和擦除的多次循环之后的烘干处理的结果，由具有不同ONO结构的NROM单元所展现出的容限缩小和偏移的示意图；以及图7A和7B是根据本发明另一优选实施例构造和操作的多电平NROM单元的操作范围的示意图。
应该理解的是为了说明的简洁和清楚，附图所示的元件不必按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其他元件进行放大。另外，如果认为是恰当的，则可以在附图中重复使用参考标记来表示相应或类似的元件。
具体实施例方式
在以下的详细说明中，将阐明许多详尽的细节以便彻底理解本发明。然而，本领域技术人员应该理解的是，在没有这些详尽的细节的情况下本发明可以实施。在其他情况下，没有对公知的方法、过程、以及器件进行说明免得使本发明难以理解。
申请人意识到，如果在编程和擦除的重复循环后的烘干或正栅极应力之后可能出现的容限变化减小，并且保持稳定的操作窗口，则可以延长NROM单元的产品寿命。申请人发现具有薄的底部氧化物层的NROM单元可以展现出最小的容限变化和稳定的操作窗口。
现在参考图4，其示出新颖的具有在这里被标注为130的薄底部氧化物层的NROM单元128。NROM单元128的其他部件可以基本上与现有技术的NROM相同，并且以与图1相同的参考标记进行标注。
在NROM单元128中，底部氧化物层130可以具有尽可能薄的厚度，而剩下的层110和111可以保持与现有技术相同的厚度。例如，底部氧化物层130的厚度可以不厚于在重复循环之后提供容限稳定性的厚度。例如，对于2004年的技术，底部氧化物层130可以具有2.5-3.5nm的典型厚度，而顶部氧化物层111和中间氮化物层110可以具有与现有技术相同的厚度，即分别为10-17nm和4-8nm。
可以通过栅极应力测试或者烘干处理来测试在编程和擦除的重复循环之后的容限稳定性。栅极应力测试模拟在编程和擦除操作的编程部分期间的连续读操作或正栅极偏压。
在图5A中示出一个典型的栅极应力测试的结果，现在参考图5A。图5A示出在编程和擦除的多次循环之后NROM单元的三种不同ONO结构的正栅极应力灵敏度的比较。绘制相对于时间的擦除阈值电压Vte和编程阈值电压Vtp。擦除状态曲线150和152针对图1所示的现有技术的厚底部氧化物NROM单元10，绘制相对于时间的擦除阈值电压Vte，其中底部氧化物层109的厚度分别是8.3nm和5.3nm。擦除状态曲线154针对图4所示的薄底部氧化物NROM单元128，绘制相对于时间的擦除阈值电压Vte，其中底部氧化物层130的厚度是3.5nm。除了变化的底部氧化物厚度以外，三种ONO结构具有相同的尺寸、生长条件和组成物。
在图5A中，曲线150显示出擦除阈值电压Vte最显著的增加。曲线150和152都显著地增加，处在读取电平RD之上。这是令人忧虑的，因为一旦擦除阈值电压Vte从读取电平越过最小容限电平(margin level)阵列单元就变得不能工作。
比较起来，曲线154显示出擦除阈值电压Vte增加很小或没有增加，并且由此，阵列单元在一段长得多的时间内保持为可操作的。在图5A中，例如，曲线154的单元在一段至少比曲线150和152长三个量级的时间内保持为可操作的。
对曲线150、152和154的比较显示出随着底部氧化物层厚度的减小，栅极应力灵敏度也减小。因此，薄底部氧化物单元128可以对栅极应力相对不灵敏(即存在有限的擦除阈值电压Vte偏移)，而厚底部氧化物单元10可以显示出在栅极应力之后的显著Vt偏移。因此，薄底部氧化物层130可以提供减少的栅极应力灵敏度，即在编程和擦除的重复循环后的栅极应力之后的擦除阈值电压Vte较小的偏移。
申请人进一步意识到薄底部氧化物NROM单元128与现有技术的NROM单元相比，可以展现出在正栅极应力或烘干处理之后容限偏移和缩小的程度较小。申请人意识到薄底部氧化物NROM单元128所展示出的容限偏移的特性可以增加其产品寿命。
图5A还示出曲线151和153，其针对现有技术的厚底部氧化物NROM单元10，绘制相对于时间的编程阈值电压Vtp。编程状态曲线155针对薄底部氧化物单元128绘制相对于时间的编程阈值电压Vtp。在图5A中可以看到，尽管曲线151、153和155之间Vtp偏移的差异与曲线150、152和154之间Vte偏移的差异相比没有那么明显，但薄底部氧化物单元还是具有最小的Vtp偏移(曲线155)。
与现有技术的NROM单元相比，薄底部氧化物结构的非常小的Vte偏移与比较小的Vtp偏移的结合，可以导致薄底部氧化物结构的操作窗口WO与厚底部氧化物结构相比经历更小的缩小和更小的直线偏移(translationalshift)。申请人意识到薄底部氧化物结构所提供的操作窗口越稳定，所提供的单元就能操作越长的时间。这将针对图5B进行详细说明。
如图5B所示，标准和薄底部氧化物单元的初始操作窗口WOinitial跨越从3.7V到4.7V大约1000mV的范围。该范围以点Ci为中心，其表示操作窗口WO的中点，并且大约位于4.2V。当t＝1000分钟时，显示厚底部氧化物单元的操作窗口WO1000-thick已经缩小到大约400mV(在4.6和5V之间)的范围，并且经历了直线偏移，从而其中点Ck位于4.8V，600mV的直线偏移。显示薄底部氧化物单元的操作窗口WO1000-thin已经缩小到大约800mV的范围，并且经历了直线偏移，从而其中点Cn位于4.3V，仅100mV的直线偏移。
申请人意识到在NROM单元中，跨越400mV的操作窗口可能足以在擦除状态和编程状态之间进行区分。与现有技术的厚底部氧化物单元10相比，对于薄底部氧化物单元128这种操作窗口在长得多的时间(例如大4个数量级)内存在。
申请人意识到甚至在操作窗口已经偏移到初始读取电平RD上之后，也可以针对应用对这种更稳定的操作窗口进行补救。如在2004年12月9日提交的序列号为11/007,332、名称为“Method for Reading Non-VolatileMemory Cells”的共同未决申请中所公开的那样，这里并入其公开内容作为参考，这一点可以通过引入移动读取电平DRD来实现，其可以在栅极应力测试期间动态地移动以尽可能优化容限M0和M1。
如图5B所示，例如，用于厚底部氧化物单元的移动读取电平DRD(厚)是阶梯函数，其经过很多阶从4.0V上升至4.6V。相反，用于薄底部氧化物单元的移动读取电平DRD(薄)可以在100分钟内从位于4.0V的初始读取电平只移动到4.1V。通过确保单元的编程和擦除状态之间的可靠区分，移动读取电平DRD与容限M01000thin和M11000-thin的结合可以保证可靠的读取。然而，用于薄底部氧化物单元的移动读取电平可以具有比现有技术单元更少的阶。
因此，相对于现有技术，利用薄底部氧化物结构与移动读取电平的结合，NROM单元可以运行很长的时间。薄底部氧化物结构可以提供足够宽并且相对来说移动最小的操作窗口，并且移动读取平可以通过移动到该窗口的中点而使得能够对其进行利用，并且允许在其任意一侧存在足够宽的容限M0和M1。
如在背景技术中所讨论的那样，也可以通过烘干处理来测试在编程和擦除的重复循环之后的容限稳定性。图6示出在编程和擦除的多次循环之后，NROM单元的三种不同ONO结构的烘干处理灵敏度的比较。
擦除状态曲线164和166分别针对现有技术的厚底部氧化物NROM单元10和薄底部氧化物NROM单元128绘制相对于时间的擦除阈值电压Vte。编程状态曲线162和160分别针对现有技术的厚底部氧化物NROM单元10和薄底部氧化物NROM单元128绘制相对于时间的编程阈值电压Vtp。
最初，在t＝0时，在循环之前，标准和薄底部氧化物NROM单元的操作窗口WO分别被表示为WOi-thick和WOi-thin。在循环和随后的烘干处理之后，在t＝100分钟时，厚和薄底部氧化物NROM单元的操作窗口WO分别被表示为WO100-thick和WO100-thin。
图6示出在烘干后，在t＝100分钟时，这两种NROM单元的操作窗口WO几乎完全偏移在初始读取电平RD之下。然而，由于薄底部氧化物单元的擦除阈值电压Vte曲线所展现出的较小程度的偏移，而使薄底部氧化物单元所保持的操作窗口WO100-thin宽于现有技术单元在相同的时间所保持的操作窗口WO100-thick。例如，如图6所示，WO100-thin可以跨越大约550mV的范围，WO100-thick仅可以跨越大约150mV的范围。
与在图5A和5B所述的栅极应力之后所遇到的情况相似，申请人意识到即使在操作窗口可能偏移使得初始读取电平RD位于操作窗口WO的任何一边上，或甚至完全在其外部之后，具有足够操作窗口的NROM单元也可以解决在使用中的困难。在图5A的情况下，在栅极应力测试过程中，Vte和Vtp向上偏移。在图6的情况下，在烘干处理过程中，Vte和Vtp向下偏移。在图5A的情况下，操作窗口几乎完全位于读取电平RD之上，而在图6的情况下，操作窗口几乎完全位于读取电平RD之下。然而，通过实施移动读取电平DRD，将其重新定位成使得操作窗口WO内的容限M0和M1最大化，单元可以在更长的时间内保持工作。
如图6所示，例如，移动读取电平DRD可以在t＝100时，从其初始位置偏移到在擦除阈值电压Vte和编程阈值电压Vtp曲线之间的中点，使编程阈值电压Vtp和调整的读取电平DRD之间的容限M0100-thin、以及擦除阈值电压Vte和调整的读取电平DRD之间的容限M1100-thin最大化。通过确保单元的编程和擦除状态之间的可靠区分，调整的读取电平DRD和容限M0100-thin和M1100-thin的结合可以保证可靠的读取。因此，相对于现有技术，利用薄底部氧化物结构与移动读取电平的结合，NROM单元可以运行很长的时间。薄底部氧化物结构可以提供足够宽的操作窗口，并且移动读取平可以通过移动到该窗口的中点而使得能够对其进行利用，并且允许在其任意一侧存在足够宽的容限M0和M1。
应该理解的是，在本发明中结合任何由于其而使最小的Vte偏移或容限稳定性存在的底部氧化物厚度。
应该进一步理解的是，以上所示的现象对于单个NROM单元、阵列中的多个单元、一位单元、双位单元等都是有效的。
现在参考图7A和7B，其示出薄底部氧化物NROM单元的容限稳定性如何用于多电平NROM单元的。图7A示出针对正栅极应力测试的随时间变化的阈值电压，而图7B示出针对烘干处理的随时间变化的阈值电压。
在2003年10月29日提交的序列号为10/695,449、名称为“Method，System and Circuit for Programming a Non-Volatile Memory Array”，以及序列号为10/695,448、名称为“A Method，Circuit and System for Determining aReference Voltage”的两个共同未决申请中对多电平NROM单元进行说明。多电平NROM单元针对每个可充电区域106和108可以具有多个可能的阈值电压分布。在图7A和7B中，示出四个分布170、172、174和176，对应于2位信息。
根据本发明的优选实施例，限定三个移动读取电平DRD，各自位于两个相邻的分布之间。因此，DRDml位于Vtel和Vtpl之间，其中可以将Vte1定义为分布170的最左位，并且可以将Vtp1定义为分布172的最右位。DRDm2位于Vte2和Vtp2之间，其中可以将Vte2定义为分布172的最左位，并且可以将Vtp2定义为分布174的最右位。对于DRDm3相同。当读取或验证可充电区域106或108的状态时，将阈值电压电平与全部三个读取电平DRD进行比较以便确定阈值电压目前处于那个分布(170、172、174或176)。
应该理解的是，可以将用于每个移动读取电平DRD的操作窗口WO保持在两个相邻的分布之间，因此，为了单元正常工作，在理想的情况下应该使分布保持为彼此尽可能地分开。这些操作窗口开始要比用于单电平的图5和6所示的操作窗口窄得多。因此，任何移动或者大大减小操作窗口的分布将导致多电平NROM停止运行。应当理解的是，本发明所提供的容限稳定性可以有助于在相当长的时间内保持每个多位的操作窗口WO彼此尽可能地分开。例如，150mV被认为是最小的操作窗口。
附图7A和7B示出随时间变化的阈值电压Vtei和Vtpi。在这两个附图中，尽管图7A(用于正栅极应力)的阈值电压增加，而图7B(烘干处理)的阈值电压减小，但是擦除和编程阈值电压曲线在相同的方向上移动。另外，曲线彼此保持最小的距离。这两个现象说明了本发明的容限稳定性。即使擦除和编程阈值电压变化，它们也是一起变化并且保持彼此分开的足够距离使得保持操作窗口。在图7A和7B中，移动读取电平DRDMi随着操作窗口的变化以阶梯的方式变化。
应该理解的是，容限稳定性和移动读取电平的结合可以提供寿命相对长的多电平NROM单元。
尽管在这里示出和说明了本发明的某些特征，但是本领域技术人员将能想到许多修改、替换、变化、以及同等物。因此，应该理解的是，所附的权利要求书旨在涵盖所有这些落入本发明精神内的修改和变化。
权利要求
1.一种氮化物只读存储器单元，通过沟道热电子注入对其进行编程并且通过热空穴注入对其进行擦除，该单元包括电荷俘获结构，由以下部分组成底部氧化物层；电荷俘获层；以及顶部氧化物层；其中所述底部氧化物层不厚于提供容限稳定性的底部氧化物层。
2.如权利要求1所述的单元，并且其中所述容限稳定性包括在正栅极应力测试和烘干处理中的至少一个过程中、所述单元的擦除和编程阈值电压的最小偏移。
3.如权利要求1所述的单元，并且其中所述容限稳定性包括擦除阈值电压Vte偏移与编程阈值电压Vtp偏移的对准。
4.如权利要求1所述的单元，并且在栅极应力测试或烘干处理的全过程中具有变化的操作窗口，并且还具有保持在所述变化的操作窗口内的移动读取电平。
5.如权利要求1所述的单元，并且在栅极应力测试或烘干处理的全过程中具有多次变化的操作窗口，并且还具有保持在每个所述变化的操作窗口内的不同的移动读取电平。
6.如权利要求1所述的单元，并且其中所述底部氧化物层的厚度为2.5-3.5nm。
7.一种氮化物只读存储器单元，在正栅极应力测试和烘干处理中的至少一个过程中具有稳定的容限。
8.如权利要求7所述的单元，并且包括电荷俘获结构，由以下部分组成底部氧化物层；电荷俘获层；以及顶部氧化物层；其中所述底部氧化物层不厚于提供所述容限稳定性的底部氧化物层。
9.如权利要求8所述的单元，并且其中所述容限稳定性包括在正栅极应力测试和烘干处理中的至少一个过程中、所述单元的擦除和编程阈值电压的最小偏移。
10.如权利要求8所述的单元，并且其中所述容限稳定性包括擦除阈值电压Vte偏移与编程阈值电压Vtp偏移的对准。
11.如权利要求7所述的单元，并且在所述栅极应力测试或烘干处理的全过程中具有变化的操作窗口，并且还具有保持在所述变化的操作窗口内的移动读取电平。
全文摘要
一种NROM(氮化物只读存储器)单元，通过沟道热电子注入对其进行编程，通过热空穴注入对其进行擦除，该单元包括由底部氧化物层、电荷俘获层、以及顶部氧化物层形成的电荷俘获结构。所述底部氧化物层不厚于提供容限稳定性的底部氧化物层。
文档编号G11C11/56GK1862704SQ200610091700
公开日2006年11月15日 申请日期2006年4月11日 优先权日2005年4月11日
发明者埃利·卢斯基 申请人:赛芬半导体有限公司