形成具有不同阈值电压的半导体装置的方法
【技术领域】
[0001 ]本发明涉及一种半导体装置。
【背景技术】
[0002]半导体集成电路(integrated circuit，IC)工业已经历快速增长。集成电路设计和材料的技术进步已生产多代集成电路，其中各代集成电路具有比上代更小且更复杂的电路。在集成电路演变过程中，大体功能密度(亦即，单位芯片面积互连装置的数目)已增加，同时几何尺寸(亦即，可使用工艺形成的最小元件(或接线))已缩减。
[0003]降低元件尺寸具有增加生产效率及降低成本等益处，但降低元件尺寸亦增加集成电路处理及制造的复杂度。为使元件尺寸得以降低，集成电路的制造与工艺亦需要相对应的进展。尽管制造集成电路装置的现有方法大体符合其自身的目的，但其却无法满足所有层面的要求。例如，开发稳定形成具有不同阈值电压的半导体装置的工艺时将面对到各种挑战。
【发明内容】
[0004]本发明提供制造半导体装置的许多不同实施例，这此实施例在现有方法上提供一或更多种改良。在一实施例中，用于制造半导体装置的方法包括以下步骤:在第一鳍特征结构的上方形成第一栅极堆叠及在第二鳍特征结构的上方形成第二栅极堆叠;移除第一栅极堆叠以形成曝露第一鳍特征结构的第一栅极沟道，移除第二栅极堆叠以形成曝露第二鳍特征结构的第二栅极沟道;对曝露的第一鳍特征结构的一部分执行高压退火;及在第一鳍特征结构的彼部分的上方的第一栅极沟道内部形成第一高介电金属栅极，及在第二鳍特征结构的上方的第二栅极沟道内部形成第二高介电金属栅极。因此，形成具有第一阈值电压的第一高介电金属栅极及具有第二阈值电压的第二高介电金属栅极，其中第二阈值电压不同于第一阈值电压。
[0005]在又一实施例中，一种方法包括以下步骤:在第一鳍特征结构的上方形成第一栅极堆叠及在第二鳍特征结构的上方形成第二栅极堆叠;移除第一栅极堆叠以形成曝露第一鳍特征结构的第一栅极沟道;移除第二栅极堆叠以形成曝露第二鳍特征结构的第二栅极沟道;执行高压退火以曝露第一鳍特征结构。高压退火工艺在非氧环境中进行。此方法亦包括在鳍特征结构的第一部分的上方形成第一高介电金属栅极及在第二鳍特征结构的第二部分的上方形成第二高介电金属栅极。因此，形成具有第一阈值电压的第一高介电金属栅极及具有第二阈值电压的第二高介电金属栅极，其中第二阈值电压不同于第一阈值电压。
[0006]在又一实施例中，一种方法包括以下步骤:在第一鳍特征结构的上方形成第一栅极堆叠及在第二鳍特征结构的上方形成第二栅极堆叠;在第二栅极堆叠的上方形成硬式遮罩;移除第一栅极堆叠以形成曝露第一鳍特征结构的第一栅极沟道，执行高压退火以曝露第一鳍特征结构。高压退火工艺在非氧环境中进行。方法亦包括以下步骤:移除硬式遮罩；移除第二栅极堆叠以形成曝露第一鳍特征结构的第二栅极沟道;及在第一鳍特征结构的部分的上方的第一栅极沟道内部形成第一高介电金属栅极及在第二鳍特征结构的上方的第二栅极沟道内部形成第二高介电金属栅极。形成具有第一阈值电压的第一高介电金属栅极及具有第二阈值电压的第二高介电金属栅极，其中第二阈值电压不同于第一阈值电压。
[0007]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0008]当结合附图阅读以下详细描述时，本发明的各态样将最易于理解。应注意，根据行业标准实务，各种特征结构可能并非按比例绘制。事实上，为了论述清晰，可以任意地增大或减小各种特征的尺寸。
[0009]图1为用于制造根据一些实施例的半导体装置的范例方法的流程图；
[0010]图2A为根据一些实施例的半导体装置的工作件的范例的示意立体图；
[0011]图2B为半导体装置的工作件的范例沿第2A图的线A-A的的横截面图；
[0012]图3、图4、图5、图6及图7为根据一些实施例的范例半导体装置的沿图2A的线A-A的横截面图；
[0013]图8为用于制造根据一些实施例的半导体装置的范例方法的流程图；
[0014]图9、图10、图11及图12为根据一些实施例的范例半导体装置沿图2A的线A-A的横截面图。
[0015]其中，附图标记
[0016]100 方法
[0017]102 步骤
[0018]104 步骤
[0019]106 步骤
[0020]108 步骤
[0021]HO 步骤
[0022]112 步骤
[0023]200半导体装置
[0024]205工作件
[0025]210 基板
[0026]220隔离特征结构
[0027]230鳍特征结构
[0028]230A第一鳍特征结构
[0029]230B第二鳍特征结构
[0030]240栅极堆叠
[0031]245侧壁间隔物
[0032]250源/漏极特征
[0033]255源/漏极凹槽
[0034]260层间绝缘材料介电材料(ILD)层
[0035]310栅极沟道
[0036]310A第一栅极沟道
[0037]310B第二栅极沟道
[0038]315通道区域
[0039]315A第一通道区域
[0040]315B第二通道区域
[0041]510图案化的硬式遮罩
[0042]520 第一区域
[0043]530 第二区域
[0044]620 表面
[0045]630修改的半导体材料
[0046]710A第一高介电金属栅极
[0047]710B第二高介电金属栅极
[0048]720栅极介电层/第二高介电金属栅极
[0049]730金属栅极电极
[0050]2000实例方法[0051 ]2002 步骤
[0052]2004 步骤
[0053]2006 步骤
[0054]2008 步骤
[0055]2010 步骤
[0056]2012 步骤
【具体实施方式】
[0057]以下发明提供用于实施本发明的不同特征的许多不同实施例或范例。下文描述元件及布置的特定范例，以简化本发明。当然，这此仅为范例而不意欲作为限制。例如，以下描述中在第二特征结构上方或上面形成第一特征结构可包括其中第一和第二特征结构是以直接接触形成的实施例，以及亦可包括其中可在第一和第二特征结构之间形成额外的特征结构以使得第一和第二特征结构可不直接接触的实施例。此外，本发明在多个范例中可重复元件符号及/或字母。此重复是为达简化及清晰的目的，其本身并非指示所论述的各个实施例及/或配置之间的关系。
[0058]此外，空间相对术语，诸如「在……下方」、「在……下面」、「在……下部」、「在……上方」、「在……上部」及类似术语可在本文中用于简化描述，以描述如附图中所图示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖使用或操作中的元件除了在附图中描述的方向以外的不同方向。装置可另经定向(旋转90度或定向于其他方向上)，且本文使用的空间相对描述词可相应地作出类似解释。
[0059]本发明是针对而非限制于，鳍式场效晶体管(fin-like field_effecttransistor ,FinFET)装置。鳍式场效晶体管装置，例如，互补金属氧化物半导体(CMOS)装置，具体而言，P型金氧半导体(PMOS)鳍式场效晶体管装置及N型金氧半导体(NMOS)鳍式场效晶体管装置。以下发明将继续使用鳍式场效晶体管范例说明本发明的多个实施例。然而，应理解，本申请案将不限于特定类型的装置，除非本文特定主张。
[0060]图1为根据一些实施例制造一或更多个半导体装置的方法100的流程图。方法100将在下文详细说明，图2A及图2B中绘示的半导体装置200的工作件及图3、图4、图5、图6及图7绘示的半导体装置200详细地描述方法100。
[0061 ]参看图1、图2A及图2B，方法100从步骤102开始，其接收半导体装置200的工作件205。工作件205包括基板210。基板210可为块状硅基板。替代地，基板210可包含元素半导体，诸如结晶结构的硅(Si)或锗(Ge);化合物半导体，例如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)及/