一种保持mos管阈值电压恒定的电路的制作方法
【专利摘要】本实用新型涉及一种保持MOS管阈值电压恒定的电路，包括基准参考电压生成电路、第一比较器、第二比较器、逻辑控制电路、电荷泵电路、电压反馈电路：用于根据电荷泵电路生成的衬底电压Vbulk调节栅端电压Vg以及时钟产生电路。本实用新型解决了现有的MOS管的阈值电压会随着工艺角和温度发生较大的变化的技术问题，本实用新型可以使得电路的功耗和性能在温度变化和工艺角偏离时保持相对稳定的状态。
【专利说明】
—种保持MOS管阈值电压恒定的电路
【技术领域】
[0001]本实用新型涉及一种保持MOS管阈值电压恒定的电路。
【背景技术】
[0002]在CMOS集成电路设计中，MOS管的阈值电压会随着工艺角和温度发生较大的变化。阈值电压就是使半导体表面产生反型层(导电沟道)所需要加的栅极电压。对于η沟道M0SFET，当栅电压使得P型半导体表面能带向下弯曲到表面势vs彡2ΨΒ时，即可认为半导体表面强反型，因为这时反型层中的少数载流子(电子)浓度就等于体内的多数载流子浓度(?掺杂浓度)；这里的ΨΒ是半导体Fermi势，即半导体禁带中央与Fermi能级之差。阈值电压VT包含有三个部分的电压(不考虑衬偏电压时):栅氧化层上的电压降Vox;半导体表面附近的电压降2ΨΒ:抵消MOS系统中各种电荷影响的电压降一平带电压VF。
[0003]
c#3r
^ 。,Ej- Ew'^kr t (N Λ
[0004]2ψ Β ~ 2 ' (―-w2--1n ^~~
ff K )
[0005]Ffb = φχ^￡?-
J2 ε5 q Wa (2 ψΜ) kT (N ΛQf
[0006]Vt = ^^^^+2^ In +?s - ^L
ΓCa,q [ ?, J ■ Cax
[0007]当温度T升高时，半导体Fermi能级将趋向于禁带中央变化,贝U半导体Fermi势ΨΒ减小，从而导致更加容易达到的反型层产生条件，所以阈值电压降低。一般在45nm工艺上阈值电压随温度变化的斜率是0.6mv/K。
[0008]工艺角发生变化时，本征掺杂浓度也会随之变化，掺杂浓度越高，工艺角越慢，对应的阈值电压越大。掺杂越低，工艺角越快，对应的阈值电压越小。通常设计师会根据常温下和典型的工艺角来进行设计。而实际生产出来的芯片特性，在高温或者较快工艺角时阈值电压偏低，会出现漏电大，整体芯片的功耗大的现象。在低温或者较慢工艺角时会出现MOS阈值电压增高，导致整体电路性能降低，无法达到预定指标的情况。
【发明内容】
[0009]为了解决现有的MOS管的阈值电压会随着工艺角和温度发生较大的变化的技术问题，本实用新型提供一种保持MOS管阈值电压恒定的电路。
[0010]本实用新型的技术解决方案:
[0011]一种保持MOS管阈值电压恒定的电路，其特殊之处在于，包括:
[0012]基准参考电压生成电路Ul:用于产生第一参考电压和第二参考电压:
[0013]第一比较器U2:用于将MOS管的栅端电压Vg和第一参考电压进行比较；
[0014]第二比较器U3:用于将MOS管的栅端电压Vg和第二参考电压进行比较；
[0015]逻辑控制电路U4:用于将第一比较器和第二比较器输出的结果进行处理输出电荷泵使能信号；
[0016]电荷泵电路U5:用于在电荷泵使能信号的驱动下生成MOS管的衬底电压；
[0017]电压反馈电路U7:用于根据电荷泵电路U5生成的衬底电压Vbulk调节栅端电压Vg ；
[0018]以及时钟产生电路U6:用于向电荷泵电路提供时钟信号；
[0019]所述第一参考电压VMfl小于第二参考电压Vraf2。
[0020]在室温下典型工艺角时，所述第一参考电压用于使得衬底电压Vbulk的输出为2.85v ;所述第二参考电压用于当衬底电压Vbulk电压大于4.5V时上限值后关闭电荷泵电路。
[0021]本实用新型所具有的优点:
[0022]1、本实用新型可以使得电路的功耗和性能在温度变化和工艺角偏离时保持相对稳定的状态。
[0023]2、本实用新型增加第二比较器，防止衬底电压Vbulk过高，延长元器件的使用寿命，提闻可罪性。
【专利附图】
【附图说明】
[0024]图1为PMOS晶体管的结构示意图；
[0025]图2为本实用新型保持MOS管阈值电压恒定的电路原理图；
[0026]其中附图标记为:U1-基准参考电压生成电路，U2-第一比较器，U3-第二比较U4-器逻辑控制电路，U5-电荷泵电路，U6-时钟产生电路，Vs-源端电压，Vg-栅端电压，Vbulk-衬底电压。
【具体实施方式】
[0027]本实用新型中使用了一个与实际电路中完全相同的PMOS晶体管，如图1所示，根据工艺中对于MOS管阈值电压的定义，当一个电流Iref流过一个固定尺寸的MOS管，其产生的栅源电压就是这个MOS管的阈值电压。假设源端电压不随温度和工艺变化。所以只要保证栅端电压恒定，那么阈值电压就可以保持恒定。
[0028]如图2所示，整个Vbulk衬底电压产生电路由三大部分组成:电压反馈比较模块，电荷泵电路U5以及时钟产生电路U6。其中电压反馈比较电路模块包括电压反馈电路U7、基准参考生成电路U1，第一比较器U2、第二比较器U3以及逻辑控制电路U4。基准参考生成电路Ul的输出端分别与第一比较器U2和第二比较器U3的输入端连接,第一比较器U2和第二比较器U3的输出端与逻辑控制电路U4的输入端连接，逻辑控制电路U4的输出端与电荷泵电路U5的输入端连接，时钟产生电路U6向电荷泵电路U5提供时钟信号，电荷泵电路U5与电压反馈电路U7连接。电路的工作原理及过程如下:一个恒定的电流Iref通过MPMOS管产生一个栅端电压Vg，产生的栅端电压Vg与反馈回来的衬底电压Vbulk的关系如下公式所示:
[0029]Vs-Vg- Vth = ^Ilref * unCoxW/L
[0030]Yth = VtM +.YVIWTfSf -
[0031]VSB = Vbulk-Vs ；Vs为源端固定电压，1.1v ;所以Vbulk电压与反馈后产生的栅端电压Vg的关系如下，Vbulk电压越大，背栅效应引起的管子Vth越大，在电流和管子尺寸不变的情况下栅端电压Vg越小；
[0032]参考电压生成电路输出两个参考电压，Vrefl和VMf2 ；Vref2比VMfl的值大；栅端电压Vg与参考电压VMfl和Vref2进行比较，根据比较结果来确定电荷泵使能信号。在室温下，典型工艺角时，参考电压VMfl的设计目标是使输出vbulk电压为2.85v ;参考电压Vref2的设计目标是确保衬底电压Vbulk不会超出4.5V ；
[0033]其具体的工作过程如下:栅端电压Vg与VMfl，Vref2进行比较:
[0034](I)当Vg〈VMf#，显然Vg〈VMf2，此时第一比较器和第二比较器输出均为低(0)，经逻辑控制电路模块生成的电荷泵使能信号为低，电荷泵不工作，Vbulk电压维持原值；
[0035](2)当Vrrf2>Vg>VMflW，第一比较器输出为高，第二比较器输出为低，此时经逻辑控制电路模块后生成的电荷泵使能信号为高，电荷泵开始工作，Vbulk电压升高，Vg减少，减小至1丨附近电荷泵停止工作；
[0036](3)当Vg>VMf2W，第一比较器的输出为高，第二比较器的输出也为高，此时经过逻辑控制电路后生成的电荷泵使能信号为低，电荷泵停止工作。衬底电压Vbulk到达设定的最高值4.5V。
[0037]如果没有第二比较器，在某些工艺角情况下，Vg大于VMfl，电荷泵开始工作，Vbulk电压升高，经反馈电路后降低栅端电压Vg，降低后的Vg还是不能小于VMfl，衬底电压Vbulk就需要继续被升高，在4.5sigma FF的工艺角加上125度的温度情况下，如果没有第二比较器，衬底电压Vbulk会被拉高到6?7V才能补偿回Vth的变化，才能将Vg降低到V,efl的值。这种情况对于电路中的器件是非常危险的，器件在6?7V的电压下会出现老化和可靠性的问题。故添加第二比较器的设计，人为强行设定，当衬底电压Vbulk达到4.5V时，强行关掉电荷泵，不再升高Vbulk电压。
[0038]以上电路设计部分仅对PMOS管做了详细分析，对于NMOS管原理相同。
【权利要求】
1.一种保持MOS管阈值电压恒定的电路，其特征在于，包括: 基准参考电压生成电路(Ul):用于产生第一参考电压和第二参考电压: 第一比较器(U2):用于将MOS管的栅端电压Vg和第一参考电压进行比较； 第二比较器(U3):用于将MOS管的栅端电压Vg和第二参考电压进行比较； 逻辑控制电路(U4):用于将第一比较器和第二比较器输出的结果进行处理输出电荷泵使能信号； 电荷泵电路(U5):用于在电荷泵使能信号的驱动下生成MOS管的衬底电压； 电压反馈电路(U7):用于根据电荷泵电路(U5)生成的衬底电压Vbulk调节栅端电压Vg ； 以及时钟产生电路(U6):用于向电荷泵电路提供时钟信号； 所述第一参考电压Vrafl小于第二参考电压VMf2。
2.根据权利要求1所述的保持MOS管阈值电压恒定的电路，其特征在于:在室温下典型工艺角时，所述第一参考电压用于使得衬底电压Vbulk的输出为2.85v ;所述第二参考电压用于当衬底电压Vbulk大于4.5V上限值后关闭电荷泵电路。
【文档编号】G05F1/56GK204117013SQ201420575986
【公开日】2015年1月21日 申请日期:2014年9月30日 优先权日:2014年9月30日
【发明者】贾雪绒 申请人:山东华芯半导体有限公司