征结构与另一鳍特征结构的不同而不同，及/或因一鳍特征结构的上部分与同一鳍特征结构的下部分的不同而不同，此鳍特征结构被称为不均匀的鳍特征结构，此可能不利地改变装置效能。在以下条件下进行高压退火工艺:压力在1atm至30atm的范围内，温度在27°C至600°C的范围内，及使用处理气体，诸如氢气(H2)、氘气(D2)、氯气(C12)及四氟化碳(CF4)及/或其他适当的气体。
[0076]在高压退火工艺期间，第一通道区域315A的上部分(邻近表面620)中半导体材料的材料性质，诸如界面缺陷密度(Dit)及固定电荷，转换为与第二通道区域315B中材料性质不同的材料性质。在一实施例中，第一通道区域315A中的固定电荷及界面缺陷密度比第二通道区域315B中的固定电荷r及界面缺陷密度有所减少。为使论述清楚，将第一通道区域315A中的半导体材料称为改质半导体材料6 30。
[0077]参看图1及图6，方法100进行的步骤110，即移除图案化的硬式遮罩510。蚀刻工艺可包括湿式蚀刻、干式蚀刻及/或上述两者的组合。在一些实施例中，蚀刻工艺有选择地蚀刻硬式遮罩层，而实质上不蚀刻第一及第二鳍特征结构230A及230B、侧壁间隔物245及层间介电材料层260。结果，在第二栅极沟道310B中曝露第二鳍特征结构230B的一部分。
[0078]参看图1及图7，方法进行至步骤112，即在第一区域520及第二区域530中形成高介电金属栅极710，其分别包覆第一鳍特征结构230A及第二鳍特征结构230B的上方。为使论述清楚及更好地描述，将第一区域520中的高介电金属栅极710称为第一高介电金属栅极710A，且将第二区域530中的高介电金属栅极710称为第二高介电金属栅极710B。
[0079]第一及第二高介电金属栅极710A及710B包括栅极介电层720及位于栅极介电层720的上方的金属栅极电极730。在一实施例中，栅极介电层720包括具有高介电常数的介电材料层(高介电值介电层比本实施例中的热氧化硅更大)，而金属栅极电极730包括金属、金属合金或金属娃化物。第一及第二高介电金属栅极71A及71B的形成包括:沉积以形成多种栅极材料，进行化学机械研磨工艺以移除过多的栅极材料及平坦化半导体装置200的顶表面。
[0080]在一实施例中，栅极介电层720包括藉由适当的方法沉积的界面层，方法诸如原子层沉积(原子层沉积)、化学气相沉积、热氧化或臭氧氧化。界面层可包括氧化物、HfS1及氮氧化物。高介电值介电层藉由适当的技术沉积于此界面层上，此技术诸如原子层沉积、化学气相沉积、金属有机化学气相沉积(M0CVD)、物理气相沉积(PVD)、其他适当技术或以上各者的组合。高介电值介电层可包括1^0、厶10、2抑、110、了3205、￥203、3^丨03(31'0)、831103(81'0)、
氧化物(S 1N)或其他适当材料。
[0081]金属栅极电极730可包括单层或多层结构，诸如衬层、润湿层、黏着层及金属、金属合金或金属硅化物的导电层的不同组合。金属栅极电极730可包括T1、Ag、Al、TiAlN、TaC、丁3^了&3丨1]?11、2广1^了311?11、]\10^1^01、1、任何适当材料或以上各者的组合。金属栅极电极730可藉由原子层沉积、物理气相沉积、化学气相沉积或其他适当的工艺形成。在一些实施例中，金属栅极电极730可同时在具有相同金属层的第一及第二区域520及530两者中形成。可执行化学机械研磨工艺，移除过多的金属栅极电极730。化学机械研磨工艺为金属栅极电极730及层间介电材料层260提供实质上平坦的顶表面。
[0082]在本实施例中，在第一通道区域315A的上方形成具有改质半导体材料630的第一高介电金属栅极710A，在第二通道区域315B的上方形成具有未改质半导体材料的第二高介电金属栅极710B。因此，第一高介电金属栅极710A具有与第二高介电金属栅极710B不同的阈值电压Vt。在本实施例中，藉由一起选择第一及第二鳍特征结构230A及230B的材料及高压退火工艺条件，达成第一及第二高介电金属栅极710A及710B的两个不同的目标阈值电压
Vto
[0083]在一些实施例中，第一高介电金属栅极710A及第二高介电金属栅极710B同时形成，且具有相同栅极介电层720及金属栅极电极730。替代地，在一些实施例中，第一高介电金属栅极710A及第二高介电金属栅极710B为单独形成，且具有不同的栅极介电层720及金属栅极电极730。藉由改变第一栅极沟道310A中的材料性质，第一高介电金属栅极710A具有与第二高介电金属栅极720不同的阈值电压Vt。此证明用于形成不同阈值电压Vt的工艺的简单性及灵活性。
[0084]在方法100之前、期间及之后可提供额外的步骤，也可为方法100的额外的实施例替换、删除或移动所描述的一些步骤。
[0085]图8为用于制造半导体装置200的另一范例方法2000的流程图。方法2000的第一步骤2002类似于上文图2A及图2B讨论的方法100的步骤102。因此，上文相对于步骤102讨论的内容适用于步骤2002。本发明在多个实施例中重复元件符号及/或字母。此重复是为达简化及清晰的目的，使得重复的元件符号及/或字母指示多种实施例间的类似特征。
[0086]参看图8及图9，方法进行至步骤2004，即在基板210的上方(包括在栅极堆叠240的上方)形成图案化的硬式遮罩510，以界定第一区域520及第二区域530。图案化的硬式遮罩510的形成在许多方面与上文结合图4论述的彼等内容(包括所讨论的材料)类似。
[0087]参看图8及图10，方法2000进行至步骤2006，移除栅极堆叠240及在第一区域520中形成第一栅极沟道310A。栅极堆叠240的移除在许多方面与上文结合图3论述的彼等内容类似。在第一栅极沟道310A中曝露第一通道区域315A。
[0088]参看图8及图11，方法2000进行至步骤2008，执行高压退火工艺，以改变第一通道区域315A中的材料性质。高压退火工艺在许多方面与上文结合图6论述的彼等内容类似。在高压退火工艺期间，第一通道区域315A的上部分(邻近表面620)中半导体材料的材料性质，诸如界面缺陷密度(Dit)及固定电荷，转换为与第二通道区域315B中材料性质不同的材料性质，将此称为改质半导体材料630。在一实施例中，第一通道区域315A中的固定电荷及界面缺陷密度比第二通道区域315B中的固定电荷及界面缺陷密度有所减少。
[0089]参看图8及图12，方法2000进行至步骤2010，移除图案化的硬式遮罩510及栅极堆叠240，且在第二区域530中形成第二栅极沟道310B。第二鳍特征结构230B的一部分(包括第二通道区域315B)曝露于第二栅极沟道310B中。蚀刻工艺可包括湿式蚀刻、干式蚀刻及/或上述两者的组合。蚀刻工艺可包括多个子蚀刻工艺，以达成足够的蚀刻选择性及工艺灵活性。在一实施例中，有选择地移除图案化的硬式遮罩层，而实质上不蚀刻鳍特征结构230A及230B、侧壁间隔物245及层间介电材料层260。栅极堆叠240的移除在许多方面与上文结合图3论述的彼等内容类似。
[0090]方法2000的剩余步骤与上文结合图7描述的彼等步骤类似。为达简化及清晰的目的，参看图7，包括结合图7讨论的材料对方法2000展开剩余讨论。
[0091 ]在方法2000之前、期间及之后可提供额外的步骤，也可为方法2000的额外的实施例替换、删除或移动所描述的一些步骤。
[0092]半导体装置200可进一步经历CMOS或MOS技术处理，以形成此项技术中已知的多种特征及区域。例如，后续处理可在基板210的上方形成多个接触/通路/接线及多层互连特征(例如金属层及层间介电质)，这此接触/通路/接线及多层互连特征经设置以连接半导体装置200的多个特征或结构。例如，多层互连包括垂直互连，诸如现有的通路或接触，及水平互连，诸如金属接线。多种互连特征可实施多种导电材料，包括铜、钨及/或硅化物。在一范例中，镶嵌及/或双镶嵌工艺用于形成铜相关的多层互连结构。
[0093]基于以上所述，可见本发明提供在半导体装置中形成不同阈值电压的方法。这此方法藉由执行高压退火工艺在不改变第二通道区域的同时改变第一通道区域的界面缺陷密度(Dit)及固定电荷提供形成不同阈值电压，而不是藉由执行植入，及/或形成不同工作函数金属层，及/或氧化一通道区域校准阈值电压。因此，在无植入工艺的不利影响、不受形成工作函数金属层的工艺约束及无氧化