过输出开关SWA和SWC，激励压电换能器103。
[0029]当高压模拟开关102关断时，输出开关SWA和SWC断开，输出开关SWB闭合。由于输出开关SWA断开，高压脉冲无法通过。由于输出开关SWA的两端之间存在寄生电容，这使得一些AC (交流)电流可以通过输出开关SWA。闭合的输出开关SWB将上述馈通的AC电流分流至地。输出开关SWB的导通电阻和交流电流相乘将在SWB两端产生一个相对较小的交流电压。尽管该交流电压的幅值相对较小，但足以激励压电换能器103。为防止上述现象的发生，输出开关SWC断开以阻止上述交流电压传输至压电换能器103。
[0030]图4是根据本发明一实施例的高压模拟开关102进一步的细节。在图4中，高压模拟开关102包括输出开关SWA(记为402)、SWB(记为403)和SWC(记为404)。高压模拟开关102还包括输出开关SWA、SWB和SWC的栅极驱动，分别记为405-407。输出开关栅极驱动电路405-407、箝位栅极驱动401以及高压模拟开关102的其它组件均可受到逻辑控制与信号处理电路101或其它控制电路的控制。
[0031 ] 在一个实施例中，输出开关SWA、SWB和SWC都相同，除了SWA还额外包括箝位电路，该箝位电路包括晶体管M3A及用于驱动晶体管M3A的箝位栅极驱动401。此外，输出开关SWC中的晶体管可以不用是高压管。
[0032]在图4所示例子中，输出开关SWA中的晶体管M1A和M2A是高压N沟道金属氧化物半导体场效应晶体管(MOSFETs)，即NM0S管，两个NM0S管构成一个模拟开关。图4中，M1A的源极耦接至M2A的源极，M1A和M2A的栅极相连。稳压管D1A的阳极耦接至M1A和M2A的源极，稳压管D2A的阳极耦接至M1A和M2A的栅极。D1A和D2A的阴极相连。稳压管D1A和D2A限制高压，以保护M1A和M2A的栅-源氧化物。栅极驱动405的输出耦接至M1A和M2A的栅极，以闭合或者断开输出开关SWA。输出开关SWB和SWC可由相同的元件构成，并以同样的方式工作。
[0033]在图4所述例子中，SWin端口耦接至M1A的漏极，M2A的漏极耦接至输出开关SWC中晶体管M1C的漏极。SWC中晶体管M2C的漏极耦接至SWout端口。输出开关SWB中，晶体管M1B的漏极耦接至M2A和M1C的漏极。M2B的漏极接地。
[0034]当高压模拟开关102导通时，晶体管M1A和M2A在输出开关栅极驱动405的驱动下导通，M1C和M2C在输出开关栅极驱动407的驱动下导通，M1B和M2B在输出开关栅极驱动406的驱动下截止。当高压模拟开关102关断时，晶体管M1A和M2A在输出开关栅极驱动405的驱动下截止，M1C和M2C在输出开关栅极驱动407的驱动下截止，M1B和M2B在输出开关栅极驱动406的驱动下导通。
[0035]在图4所述例子中，输出开关SWA还包括晶体管M3A，M3A连接M1A和M2A的栅-源电压。更特别地，M3A的源极耦接至M1A和M2A的源极，M3A的漏极耦接至M1A和M2A的栅极。当输出开关SWA断开时，M3A在箝位栅极驱动401的驱动下导通，将M1A和M2A的栅源短接，比如将M1A和M2A的栅和源电压换至0V，以确保M1A和M2A保持截止。即在高压模拟开关102关断时，M3A使输出开关SWA保持断开。
[0036]图5是根据本发明一实施例的高压模拟开关102中输出开关栅极驱动电路(例如405、406和407)的架构示意图。图5展示了驱动输出开关SWA的输出开关栅极驱动电路405的进一步细节，同样的输出开关栅极驱动电路也可以用于驱动输出开关SWB和SWC。在一个实施例中，SWA、SWB和SWC的输出开关栅极驱动电路相同。因此，为使阐述更加清晰，在图5中，省略了SWB和SWC的输出开关栅极驱动电路406和407。
[0037]图5所述例子中，输出开关栅极驱动电路405包括PM0S管M4A、匪0S管M5A、二极管D3A和D4A、以及电流源11A和12A。M4A和M5A的源极分别耦接至电流源11A和12A J4A的漏极耦接至二极管D3A的阳极，M5A的漏极耦接至二极管D4A的阴极。D4A的阳极耦接至D3A的阴极，并作为输出端驱动输出开关SWA，S卩M1A和M2A的栅极。
[0038]对于超声医疗应用，在高压模拟开关102的状态由导通到关段或者由关段到导通转变前，SWin和SWout两个端口的电压为0V。为闭合输出开关SWA，M4A导通将M1A和M2A的栅极充电至Vdd减去D3A上二极管压降的电压值。耦接至电流源I1A的供电电压Vdd可以为+10V等。充电电流受到电流源I1A的限制，其值可在2mA附近。输出开关SWA中稳压管D1A和D2A的击穿电压大于供电电压Vdd，故没有电流流过D1A和D2A，这避免了引入电流噪声的风险。一旦M1A和M2A的栅电容充电至接近供电电压Vdd时，就不会再有电流流过。在SWin端口，当来自发射器TX的换能器激励信号由0V上升至+100V时，M1A和M2A的源极电压也将上升至+100VJ1A和M2A的栅极电压将上升至+100V加上Vdd减去二极管D3A上的一个小压降。这时，D3A反向偏置。
[0039]M1A和M2A的栅-源电容维持栅极充电电压以使M1A和M2A保持导通。在500ns或更短时间后，换能器激励信号将由+ 100V下降至-100VHA和M2A的源极电压也将下降至-100V。ΜΙΑ和M2A的栅极电压将下降至-100V加上Vdd减去二极管D3A上的一个小压降。这时，D3A正向偏置。由电流源I1A设定的电流经晶体管M4A、二极管D3A、稳压管D2A和D1A后流至-100V。M1A和M2A的栅-源电压Vgs受到背靠背相连的稳压管D1A和D2A的限制。在又一个500ns后，换能器激励信号归零。
[0040]为断开输出开关SWA，晶体管M5A导通，以将M1A和M2A的栅极放电至0V加上D4A上的二极管压降。放电电流受到电流源I2A的限制，其值可在2mA附近。一旦M1A和M2A的栅电容放电至接近0V时，就不会再有电流流过。在SWin端口，当换能器激励信号由0V上升至+100V时，M1A和M2A的源极电压将仍然维持在接近0VJ1A和M2A的栅极电压也将接近0V，M1A和M2A保持截止。此时，晶体管M3A导通，将M1A和M2A的栅源短接，以确保它们截止。当换能器激励信号下降至-100V时，由于M1A体二极管的作用，M1A和M2A的源极电压将下降至-100V加上一个二极管压降。因为此时M3A导通，M1A和M2A的栅极电压也是-100V加上一个二极管压降。此时，二极管D4A反向偏置;没有电流流过，Ml A和M2A保持截止。
[0041]图6是根据本发明一实施例的高压模拟开关102中用以驱动晶体管M3A的箝位栅极驱动401的原理图。图6也示出了输出开关SWA(见402)及其输出开关栅极驱动405的电路。
[0042]在图6所示例子中，电流源I30A、二极管D30A、稳压管D31A、D32A，和电容C30A产生一个以M1A和M2A的源极为参考点的内部供电电压Vint。晶体管M30A和M32A的源极耦接至内部供电电压Vint，M31A和M33A的源极耦接至M1A和M2A的源极。M30A和M31A的漏极耦接至M32A和M33A的栅极。M32A和M33A的漏极耦接至M3A的栅极。电流源I30A通过二极管D30A对电容C30A进行充电，电流流经M1A和M2A的源极，然后通过M1A或M2A的体二极管流入地。稳压管D31A和D32A限制了电容C30A的最高充电电压。内部供电电压Vint用以给由晶体管M30A、M31A、M32A和M33A构成的CMOS(互补金属氧化物半导体)锁存器供电。晶体管M30A和M31A被配置为第一 CMOS反相器。M3 2A和M33A被配置为第二 CMOS反相器。第一 CMOS反相器的输出(SPM30A和M31A的漏极)作为第二 CMOS反相器输入(S卩M32A和M33A的栅极)的驱动。第二 CMOS反相器的输出(即M32A和M33A的漏极)作为第一 CMOS反相器输入(即M30A和M31A的栅极)的驱动。上述电路可以驱动自身达到一个稳定的逻辑状态，构成一个锁存单元。
[0043]通过打开或关断晶体管M34A和M35A可以实现对锁存单元的控制。当M35A导通时，M34A关断。M35A通过二极管