振跃迀模块2连接。
[0036]压控晶体振荡器4输出10MHz的频率信号至射频倍频单元61，射频倍频单元61进行X 16次信号倍频处理，将得到的160MHz的射频信号输出至微波倍混频单元62。微波倍混频单元62对160MHz的射频信号和综合模块5输出的45.3125MHz 土 Af调制信号分别作X 16次信号倍频及混频处理，最终得到(160MHz X 43)-45,3125MHz 土 Af = 6834.6875MHz 土 Af的微波探询信号。
[0037]在本实施例的又一种实现方式中，参见图4，综合模块5可以包括处理器51、第一直接数字式频率合成器(Direct Digital Synthesizer，简称DDS)52、第二DDS 53、第三DDS54，处理器51分别与第一DDS 52、第二DDS 53、第三DDS 54连接，第一DDS 52与倍混频模块6连接，第二DDS 53与第三DDS 54连接，第三DDS 54的输出端为原子频标的输出端。
[0038]信号源8输出10MHz的频率信号至处理器51的外部时钟输入端(XTAL)，作为处理器51工作时的时钟参考。处理器51分别产生三路相位关系可调整的方波信号，其中一路79Hz键控调频信号输出至第一DDS 52的频移键控(Frequency-shift keying，简称FSK)键控调频输入端口，一路79Hz同步鉴相参考信号用作同步鉴相，一路4倍频调制信号用作锁定检测。经射频倍频单元61得到的160MHz的射频信号送至第一DDS 52的外部时钟基准输入端(RefClk)，用作至第一DDS 52工作时的参考时钟。通过处理器51和第一DDS52间的串行时序通讯，第一DDS 52根据FSK端处理器51送来的79Hz键控调频方波信号的高、低电平状态分别选取内部48位频率控制寄存器中处理器51输入的综合调制分频数值预置频率作为输出，从而产生原子频标综合环节所需的45.3125MHz±Af调制信号输出。预置的两个频率控制寄存器中的频率差值则决定了微波探询信号调制深度的大小。与处理器51控制第一DDS 52产生综合调制信号的原理类似，处理器51通过串行通讯时序，将同样的分频数值传递给第二DDS 53，产生不带调制的45.3125MHz的频率信号输出。将第二DDS 53得到的45.3125MHz的频率信号送入第三DDS 54的外部时钟基准输入端(RefClk)，用作第三DDS 53工作时的参考时钟。处理器51根据串行通讯时序，将相应的整机频率输出数值传递给第三DDS 54，从而得到原子频标整机频率信号输出。
[0039]由于第一DDS52和第二DDS 53的外部参考时钟信号频率为160MHz，而综合调制产生的调制信号为45.3125MHz，故对第一DDS 52和第二DDS 53编程时不使用其内部的锁相环(Phase Locked Loop，简称PLL)倍频模块，这样可以提高输入输出信噪比。处理器对第一DDS 52和第二DDS 53的分频数值输入编程时，按照如下公式进行设置:
[0040]D = f/f0*248；
[0041 ] 式中f0为DDS外部参考时钟信号的频率(如160MHz)，f为预置在内部48位频率控制寄存器中的信号频率(如45.3125MHz)，D即为处理器对DDS输入的具体综合调制分频数值，以€ = 45.312510^，抑=16010^为例，对应的数值0为(45.312510^/1601取)\ 248。将所得到的十进制值转化为二进制对应48bits的频率控制寄存器的值。根据相应的串行通讯时序，通过处理器将相应的48bits值写入DDS缓冲区后，在DDS的输出引脚端将会产生频率为45.3125MHz的综合调制信号输出。
[0042]将第二DDS 53产生的45.3125MHz频率信号送入第三DDS 54的外部时钟参考端，用作第三DDS 54工作时用参考时基。处理器51根据上述公式将原子频标预置的10MHz整机输出频率值以二进制bit的方式通过串行通讯时序送入第三DDS 54的缓冲区，使其在输出端产生相应的整机频率信号输出。由于第三DDS 54的外部参考时基采用第二DDS 53产生的综合调制频率信号，因此当伺服环路得到相应的量子纠偏信息后，会修改相应的第二DDS 53的综合调制信号的频率，这样亦会引起第三DDS 54整机输出信号的频率发生变化，即替代了传统的通过纠偏电压作用于压控晶体振荡器4的方式来改变本振的输出频率值。另外，对于整机输出频率信号采用了直接数字合成的方式，使得原子频标在一定应用范围内充当了一个稳定度较高的综合器角色。用户可以根据实际应用中的要求，通过处理器51提供的用户输入端口，方便地修改第三DDS 54的整机输出信号的频率值。
[0043]可选地，第一DDS52、第二DDS 53、第三DDS 54可以为AD9854。
[0044]在本实施例的又一种实现方式中，参见图1，该原子频标还可以包括恒温器9，光源1和原子共振跃迀模块2均设置在恒温器9中。
[0045]在本实施例的又一种实现方式中，参见图1，该原子频标还可以包括隔离放大器10，压控晶体振荡器4通过隔离放大器10分别与信号源8、倍混频模块6连接。
[0046]本发明实施例通过增加信号源，由信号源为综合模块提供10MHz的频率信号进而获得5.3124MHz的信号，压控晶体振荡器为倍混频模块提供10MHz的频率信号进而获得6840MHz的信号，5.3124MHz的信号和6840MHz的信号混频获得6834.6875MHz的微波探询信号，微波探询信号作用于原子共振跃迀模块，光电检测模块检测获得光检信号，伺服模块对光检信号进行同步鉴相产生的纠偏电压作用于信号源，一方面实现了将信号源的输出频率锁定在原子基态超精细0 - 0中心频率上，另一方面只通过综合模块将频率的变化放大5.3124MHz/10MHz ? 0.5倍后再作用于原子共振跃迀模块，综合模块在调整频率的过程中起主导作用，使得微波探询信号的变化范围很小(缩小了 1000倍)，提高了调整的精确度。
[0047]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种原子频标，所述原子频标包括光源、原子共振跃迀模块、光电检测模块、压控晶体振荡器、综合模块、倍混频模块、以及伺服模块，所述原子共振跃迀模块、所述光电检测模块依次设置在所述光源产生光的输出光路上，所述倍混频模块分别与所述压电晶体振荡器、所述综合模块、所述原子共振跃迀模块连接，所述光电检测模块与所述原子共振跃迀模块连接，所述伺服模块分别与所述光电检测模块、所述综合模块、所述压控晶体振荡器连接，其特征在于，所述原子频标还包括信号源，所述信号源分别与所述压控晶体振荡器、所述综合模块、所述伺服模块连接。2.根据权利要求1所述的原子频标，其特征在于，所述原子共振跃迀模块包括集成滤光共振泡、微波腔、均匀磁场线圈、耦合环、以及磁屏，所述微波腔设置在所述磁屏中，所述耦合环设置在所述微波腔上，所述均匀磁场线圈绕所述微波腔设置，所述光电检测模块和所述集成滤光共振泡设置在所述微波腔中，所述集成滤光共振泡位于所述光源和所述光电检测模块的中间。3.根据权利要求2所述的原子频标，其特征在于，所述原子共振跃迀模块还包括恒流源，所述恒流源与所述均匀磁场线圈连接。4.根据权利要求1-3任一项所述的原子频标，其特征在于，所述光电检测模块包括至少一个光电池。5.根据权利要求1-3任一项所述的原子频标，其特征在于，所述原子频标还包括恒温器，所述光源和所述原子共振跃迀模块均设置在所述恒温器中。6.根据权利要求1-3任一项所述的原子频标，其特征在于，所述倍混频模块包括射频倍频单元和微波倍混频单元，所述射频倍频单元分别与所述压控晶体振荡器、所述综合模块、所述微波倍混频单元连接，所述微波倍混频单元与所述原子共振跃迀模块连接。7.根据权利要求1-3任一项所述的原子频标，其特征在于，所述原子频标还包括隔离放大器，所述压控晶体振荡器通过所述隔离放大器分别与信号源、所述倍混频模块连接。8.根据权利要求1-3任一项所述的原子频标，其特征在于，所述综合模块包括处理器、第一直接数字式频率合成器DDS、第二 DDS、第三DDS，所述处理器分别与所述第一 DDS、所述第二 DDS、所述第三DDS连接，所述第一 DDS与所述倍混频模块连接，所述第二 DDS与所述第三DDS连接，所述第三DDS的输出端为所述原子频标的输出端。9.根据权利要求8所述的原子频标，其特征在于，所述第一DDS、所述第二 DDS、所述第三DDS为AD9854。10.根据权利要求1-3任一项所述的原子频标，其特征在于，所述信号源为频率转换器。
【专利摘要】本发明公开了一种原子频标，属于原子频标领域。所述原子频标包括光源、原子共振跃迁模块、光电检测模块、压控晶体振荡器、综合模块、倍混频模块、以及伺服模块，所述原子共振跃迁模块、所述光电检测模块依次设置在所述光源产生光的输出光路上，所述倍混频模块分别与所述压电晶体振荡器、所述综合模块、所述原子共振跃迁模块连接，所述光电检测模块与所述原子共振跃迁模块连接，所述伺服模块分别与所述光电检测模块、所述综合模块、所述压控晶体振荡器连接，所述原子频标还包括信号源，所述信号源分别与所述压控晶体振荡器、所述综合模块、所述伺服模块连接。本发明使得微波探询信号的变化范围很小(缩小了1000倍)，提高了调整的精确度。
【IPC分类】H03L7/26
【公开号】CN105450227
【申请号】CN201510937128
【发明人】郑广, 雷海东
【申请人】江汉大学
【公开日】2016年3月30日
【申请日】2015年12月15日