第三电阻R3、第四电阻R4以及串联的第二 MOS管M2、第五电阻R5和第六电阻R6，所述第二 MOS管M2的栅极G2与所述第五电阻R5的第一端耦接，源极S21与所述第三电阻R3的第一端耦接，漏极D2与所述第四电阻R4的第一端耦接，衬底端S22与所述第六电阻R6的第一端耦接，所述第三电阻R3的第二端和所述第四电阻R4的第二端耦接至第二控制信号S02，所述第五电阻R5的第二端耦接至所述第一控制信号SOl，所述第六电阻R6的第二端接地端GND。与所述第一隔直电路401相邻的开关单元4031中的所述第三电阻R3的第一端还与所述开关器件电路403的输入端ΙΝ2耦接，与所述第二隔直电路402相邻的开关单元4031中的所述第四电阻R4的第一端还与所述开关器件电路403的输出端0UT2耦接。
[0059]继续参考图6，有些实施例中，相邻的两个开关单元共用一个电阻。具体地，相邻的两个开关单元4031中，前一个开关单元4031的第四电阻R4与后一个开关单元4031的第三电阻R3共用一个电阻。
[0060]当所述第一控制信号SOl为电源信号、所述第二控制信号S02为接地信号时，电路中的MOS管处于导通状态，所述开关电路400开启。当所述第一控制信号SOl为接地信号、所述第二控制信号S02为电源信号时，电路中的MOS管处于断开状态，所述开关电路400关闭。有些实施例中，所述开关电路300可以用作天线开关。
[0061]请参考图4，开关电路200在关闭状态时，MOS管的关断电阻有限，由于电阻的分压，开关单元的输入端IN2和输出端0UT2的电压会有一定的降低，从而会减少MOS管的线性度，增加电路的谐波功率。
[0062]本实施例中，图6所示的开关电路400不仅具有前述开关电路200的优点，还通过在第一隔直电路401中将第一 MOS管Ml和第三MOS管M3串联，在第二隔直电路402中将第一 MOS管Ml’和第三MOS管M3’串联，增加了在开关电路400关闭状态时MOS管的关断电阻值，并减小了关断电容值，从而改善MOS管的源漏电压，提高MOS管的线性度，减小电路的谐波功率。
[0063]图7为现有的双电源电压开关电路的插入损耗和图6所示开关电路400的插入损耗的对比示意图。图8为现有的双电源电压开关电路的谐波功率和图6所示开关电路400的谐波功率的对比示意图。
[0064]从图7可以看出，本发明实施例提供的开关电路的插入损耗比现有的双电源电压的开关电路的插入损耗仅下降了0.ldB，即退化程度较小。与图2相比可知，本发明实施例所提供的开关电路插入损耗的退化程度比现有的单电源电压开关电路插入损耗的退化程度要小得多，即本发明实施例提供的开关电路在功耗低、结构简单的基础上，降低了插入损耗的退化程度。
[0065]从图8可以看出，本发明实施例提供的开关电路的二次谐波功率及三次谐波功率与现有的双电源电压的开关电路的二次谐波功率及三次谐波功率相当，即谐波线性度几乎没有退化。
[0066]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【主权项】
1.一种隔直电路，用于隔直直流偏置，其特征在于，所述隔直电路包括串联的第一 MOS管、第一电阻和第二电阻，以及与所述第一 MOS管并联的电容， 所述第一 MOS管的栅极与所述第一电阻的第一端耦接，源极与所述隔直电路的输入端、所述电容的第一端耦接，漏极和所述电容的第二端耦接至所述隔直电路的输出端，所述第二电阻的第一端与所述第一 MOS管的衬底端耦接，第二端接地，所述第一电阻的第二端耦接至第一控制信号，当所述第一控制信号为电源信号时，所述第一 MOS管处于导通状态。2.如权利要求1所述的隔直电路，其特征在于，当所述第一控制信号为接地信号时，所述第一 MOS管处于断开状态。3.如权利要求1所述的隔直电路，其特征在于，所述隔直电路还包括:第三电阻以及串联的第二 MOS管、第四电阻和第五电阻， 所述第二 MOS管的栅极与所述第四电阻的第一端耦接，源极与所述第一 MOS管的漏极耦接，漏极与所述隔直电路的输出端耦接，所述第五电阻的第一端与所述第二 MOS管的衬底端耦接，第二端接地，所述第四电阻的第二端耦接至所述第一控制信号，所述第三电阻的第一端耦接至所述第二MOS管的源极，第二端耦接至第二控制信号，当所述第一MOS管和所述第二 MOS管处于导通状态时，所述第二控制信号为接地信号。4.如权利要求3所述的隔直电路，其特征在于，当所述第一控制信号为接地信号时，所述第一 MOS管和所述第二 MOS管处于断开状态，所述第二控制信号为电源信号。5.如权利要求1所述的隔直电路，其特征在于，所述电容的电容值与所述第一MOS管的关断电容值的比值大于8。6.如权利要求3所述的隔直电路，其特征在于，所述电容的电容值与所述第二MOS管的关断电容值的比值大于8。7.一种开关电路，其特征在于，包括: 两个如权利要求1所述的隔直电路；以及 开关器件电路，所述开关器件电路的输入端与第一所述隔直电路的输出端耦接，所述开关器件电路的输出端与第二所述隔直电路的输出端耦接。8.如权利要求7所述的开关电路，其特征在于，所述开关器件电路包括至少一个开关单元，所述开关单元包括第六电阻、第七电阻以及串联的第三MOS管、第八电阻和第九电阻，所述第三MOS管的栅极与所述第八电阻的第一端耦接，源极与所述第六电阻的第一端耦接，漏极与所述第七电阻的第一端耦接，衬底端与所述第九电阻的第一端耦接，所述第六电阻的第二端和所述第七电阻的第二端耦接至第二控制信号，所述第八电阻的第二端耦接至所述第一控制信号，所述第九电阻的第二端接地，其中，与第一所述隔直电路相邻的开关单元中的所述第六电阻的第一端还与所述开关器件电路的输入端耦接，与第二所述隔直电路相邻的开关单元中的所述第七电阻的第一端还与所述开关器件电路的输出端耦接。9.如权利要求8所述的开关电路，其特征在于，所述开关器件电路包括多个开关单元，相邻的两个开关单元中，前一个开关单元的第七电阻与后一个开关单元的第六电阻共用一个电阻。10.如权利要求7所述的开关电路，其特征在于，所述隔直电路还包括:第三电阻以及串联的第二MOS管、第四电阻和第五电阻，所述第二MOS管的栅极与所述第四电阻的第一端耦接，源极与所述第一 MOS管的漏极耦接，漏极与所述隔直电路的输出端耦接，所述第五电阻的第一端与所述第二 MOS管的衬底端耦接，第二端接地，所述第四电阻的第二端耦接至所述第一控制信号，所述第三电阻的第一端耦接至所述第二 MOS管的源极，第二端耦接至第二控制信号，当所述第一MOS管和所述第二MOS管处于导通状态时，所述第二控制信号为接地信号。
【专利摘要】本发明涉及一种隔直电路和一种开关电路。所述隔直电路用于隔直直流偏置，所述隔直电路包括：串联的第一MOS管、第一电阻和第二电阻，以及与所述第一MOS管并联的第一电容，所述第一MOS管的栅极与所述第一电阻的第一端耦接，源极与所述隔直电路的输入端、所述第一电容的第一端耦接，漏极和所述第一电容的第二端耦接至所述隔直电路的输出端，所述第二电阻的第一端与所述第一MOS管的衬底端耦接，第二端接地，所述第一电阻的第二端耦接至第一控制信号，当所述第一控制信号为电源信号时，所述第一MOS管处于导通状态。本发明在保持高功率线性度不退化和结构简单的基础上，减小了电路面积，降低了插入损耗的退化程度。
【IPC分类】H03K17/687
【公开号】CN105553455
【申请号】CN201511025143
【发明人】戴若凡
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年5月4日
【申请日】2015年12月30日