一种提高晶振长期稳定度的装置的制造方法
【技术领域】
[0001] 本实用新型设及一种提高晶振长期稳定度的装置，特别设计一种应用了微波锁相 环技术的提高晶振长期稳定度的装置。
【背景技术】
[0002] 现代社会，在卫星导航、通讯、广播、雷达、精确制导、电子对抗、遥控遥测等各种领 域，晶体振荡器都是必不可少的部件，而且对于晶体振荡器的频率准确度要求越来越高。
[0003] 业界已经利用温度补偿技术设计了恒温晶体振荡器（OCXO)，其频率稳定度有了极 大的改善。但是随着时间的推移，即使是恒温晶体振荡器，其频率准确度也会逐渐恶化，其 主要原因包括老化、外界环境变化、压控电压的失调等。晶体振荡器老化的主要原因是质量 效应和应力效应，是不可避免的误差项，而外界环境变化、压控电压失调，同样也是不可避 免的。因此在晶体谐振器使用一段时间后，其频率准确度必然恶化。但不管是老化、外界环 境变化、压控电压的失调中哪一种因素，或是共同作用造成的频率准确度恶化，都可W通过 调整晶体谐振器的压控端电压来校准补偿其频率偏移。
[0004] 目前晶体振荡器为了获得更高的长期频率稳定性，采用的技术方法主要有：
[0005] (1)基于Gl^s与北斗双模授时的压控晶体振荡器校准
[0006] 利用GPS或北斗系统中稳定度较高的Ipps(PulsePerSecond)信号与晶体振荡 器分频后得到Ipps的修正信号，对修正信号进行鉴频、滤波、EFC(Electrical化equency Control)等处理，然后将得到的误差信号电压数值送入D/A转换器转换为电压值，将该电 压值送入晶体振荡器调谐端，来修正晶体振荡器的频率偏移。
[0007] 基于GI^S与北斗双模授时的压控晶体振荡器的校准方法对于专口的晶体振荡器 校准系统来说十分有效，但应用在频率计数器、脉冲调制域分析仪等测试仪器上的晶体振 荡器需要校准时。该方法集成度有限，不利于集成到空间有限的印制板上。
[000引 似数字稳频补偿
[0009] 通过对晶振工作时的输出频率进行长期测量，拟合出晶振的老化曲线，利用图形 解析处理方法根据老化率曲线生成一组时间对频率值的数组，通过控制系统计算出对应的 老化率DAC数组，从而对晶体振荡器的频率进行数字稳频补偿。
[0010] 数字稳频补偿是对晶振的老化曲线进行的拟合补偿，而且相同工艺下的每只晶振 的老化曲线也是不尽相同的，该种补偿的方法也只能是大致近似，不适用于准确度要求高 的应用领域。
[0011] (3)BVA晶体振荡器
[0012] 通过严密的工艺制作BVA石英谐振器（无电极式谐振器），由于BVA石英谐振器不 存在电极膜应力老化影响，其表面损耗大大地降低了。采用SC切制作的BVA石英谐振器， 其晶振的频率稳定度达lO-14/s、日频率稳定度达5XlO-12/d，其性能指标非常接近原子 钟的性能指标。
[0013] 但由于BVA振荡器制作的工艺条件要求极其苛刻，其制作成本昂贵，其工艺流程 复杂，不适合批量生产和广泛地使用。
[0014]因此存在开发一种结构简单、制作成本低廉且提高晶振输出频率长期稳定度的装 置的需要。 【实用新型内容】
[0015] 为提供一种结构简单、制作成本低廉且提高晶振输出频率长期稳定度的装置，本 实用新型采用W下技术方案。
[0016] 本实用新型中的提高晶振长期稳定度的装置，其包括恒温晶体振荡器、分频器、鉴 相器、基准电压源和比较器；
[0017] 所述恒温晶体振荡器与所述分频器连接，所述分频器对所述恒温晶体振荡器的输 出频率进行两个具有不同分频比的分频；
[0018] 所述鉴相器的输入端与所述分频器的输出端连接，所述鉴相器对由所述分频器输 出的第一分频信号和第二分频信号进行鉴频；
[0019] 所述比较器的反向输入端和同向输入端分别连接所述鉴相器的输出端和所述基 准电压源，其输出端连接所述恒温晶体振荡器的压控电压端，所述比较器比较所述鉴相器 的鉴频电压和所述基准电压源提供的基准电压而输出误差信号电压至所述恒温晶体振荡 器的压控电压端，W调节所述恒温晶体振荡器的输出频率。
[0020] 根据一种优选的实施方式，所述装置还包括滤波器，所述滤波器设置在所述比较 器的输出端与所述恒温晶体振荡器的压控电压端之间。
[0021] 根据一种优选的实施方式，所述装置还包括微处理器、开关、AD/DA转换器；
[0022] 其中，所述微处理器通过AD/DA转换器的AD电路与所述滤波器的输出端连接，通 过AD/DA转换器的DA电路与开关的一个输入端连接；所述开关的控制端与所述微处理器连 接，其另一个输入端与所述滤波器的输出端连接，其输出端与所述恒温晶体振荡器的压控 电压端连接；W使所述微处理器定时地控制开关切换锁相电路接入和撤出。
[0023] 根据一种优选的实施方式，所述鉴相器的鉴频区间始终包括第一分频信号和第二 分频信号的频率，并且所述鉴相器的死区始终小于所述第一分频信号和第二分频信号的等 效鉴相周期之差。
[0024] 本实用新型的有益效果在于：本实用新型通过异频锁相电路及其锁相环的负反馈 作用完成对恒温晶体振荡器频率准确度的自我调节，并将其输出频率的稳定度锁定在基准 电压源上，大大提高了恒温晶体振荡器的长期稳定度，并且结构简单，成本低廉，能够满足 许多领域的应用需求。
【附图说明】
[0025] 图1是本实用新型提高晶振长期稳定度装置的原理图；
[0026] 图2是本实用新型装置第一实施例示意图；
[0027] 图3是本实用新型装置第一实施例的传递函数框图；
[002引图4是本实用新型装置第二实施例示意图；
[0029] 图5是本实用新型中分频信号的波形示意图；
[0030] 图6是本实用新型中鉴频电压的波形示意图；
[0031] 图7是本实用新型中误差信号电压的波形示意图。
[0032] 附图标记列表
[003引1 ;恒温晶体振荡器2 ;分频器3 ;鉴相器
[0034] 4;基准电压源 5;比较器6;滤波器
[0035] 7;微处理器 8;开关 9;AD/DA转换器
【具体实施方式】
[0036] 下面结合附图进行详细说明。
[0037] 图1是本实用新型提高晶振长期稳定度装置的原理图，其包括恒温晶体振荡器1、 分频器2、鉴相器3、基准电压源4和比较器5 ;恒温晶体振荡器1与分频器2的输入端连接， 鉴相器3的输入端与分频器2的输出端连接，鉴相器3接收分频器2传输的分频信号；比较 器5的反向输入端和同向输入端分别连接鉴相器3的输出端和基准电压源4,比较器5的输 出端连接恒温晶体振荡器1的压控电压端。
[003引本实用新型的提高晶振长期稳定度装置的工作原理；分频器2对恒温晶体振荡器 1输出频率进行具有不同分频比的分频，并输出第一分频信号和第二分频信号至鉴相器3 ; 鉴相器3根据第一分频信号与第二分频信号的频率差而输出相应的鉴频电压至比较器5 ; 比较器5比较基准电压源4的基准电压和鉴相器3输出的鉴频电压并输出相应的误差信号 电压至恒温晶体振荡器1的压控电压端，W调节所述恒温晶体振荡器的输出频率。
[0039] 图2是本实用新型装置第一实施例的原理图，本实施例在本实用新型装置的基础 结构上增加滤波器6,将滤波器6设置在比较器5的输出端与恒温晶体振荡器1的压控电压 端之间，通过滤波器6对比较器5输出的误差信号电压进行滤波，可减少误差信号电压的交 流分量，有助于提高误差信号电压的准确度。
[0040] 图3是本实用新型装置第一实施例的传递函数框图，其中，Vuf为基准电压源4提 供的基准电压，Vd为鉴相器3输出的鉴频电压，V。为比较器5输出的误差信号电压，Vt为经 滤波器6滤波后与误差信号电压相关的调谐电压，K为比较器5的放大增益，F(巧为滤波器 6的传递函数，fDut为恒温晶体振荡器1的输出频率，0。为恒温晶体振荡器1的输出相位， 曰1和0 2分别为分频器2输出的分频比为M和N的分频信号的相位。
[0041] 根据经典锁相环的拉普拉斯变换理论，有如下关系。
[0042] 目0=K〇*Vt(s)/s(1)
[0043] Vt(s) =K冲（s)*Ve(s) 0)
[0044] Ve(s) =Vr址(s)-Vd(s) 做
[0045] Vd(s) =Kd* ( 01(s)-日2(s)) =Kd* 日0(s) * (1/M-l/N) (4)
[0046] 其中，K。为恒温晶振的增益因子，Kd为鉴相器鉴频增益。
[0047] 因此，在比较器5的输入端得到的开环传递函数G(s)为：
[0048] G(s) =Vd(s)Ae(s)=怔d*(l/M-l/N)*K〇体冲（s)]/s 妨
[0049] 根据上述等式对锁相电路的闭环传递函数进行定性分析，其中，当faut增大时，根 据数学关系相位是频率的积分，则0。增大；由于0。增大，根据等式4,Vd增大；由于Vd增 大，根据等式3,V。减小；由于V。减小，根据等式2,Vt减小；由于Vt减小，根据恒温晶体振荡 器1的压控电压端电压与其输出频率的正相关性，f；ut减小。
[0050] 同理，当fDut减小时，经过闭环传递函数传递后的结果是f?t增大。所从本实用新 型的异频锁相电路的锁相环具有负反馈作用，同时由于锁相环的负反馈作用，恒温晶体振 荡器1的输出频率就只与Vuf相关，从而达到f自我稳定的目的。
[0051]当本实用新型的异频锁相电路中的元件确定时，即K。，Kd，K的值都确定，只需要选 择M和N的值，即可提供恒温晶体振荡器1的长期稳定度。因此，本实用新型的异频锁相电 路结构简单，根据需要选择合适的元件，可在一定程度上降低成本。
[0化2] 图4是本实用新型装置第二实施例的原理图，本实施例在第一实施例的基础上增 加微处理器7、开关8、AD/DA转换器9,W实现锁相电路的定时接入和撤除。
[0化3] 其中，微处理器7的I/O端口与AD/DA转换器9的数据端口对应相连，微处理器7 的D11~D15的I/O端口通过AD/DA转换器9的AD电路与滤波器6的输出端连接，微处理 器7的D21~D25的I/O端口通过AD/DA转换器9的DA电路与开关8的一