专利名称：用于地面接收站的数字解调器的制作方法
技术领域：
本发明涉及一种适合于采用数据块来计算快速傅立叶变换的数字解调器。本发明还涉及一种相关的快速傅立叶变换处理方法。
这种解调器例如可用于地面接收站中。
因为快速傅立叶变换计算在计算能力和存储器访问要求上具有复杂性，所以它是数字信号处理领域中的一个众所周知的问题。存在许多专用于快速傅立叶变换计算的处理器，它们通常称为FFT处理器。为了进行这种计算，处理器对数据块进行操作，所述数据也称为码元。因此，如1996年5月由ACTS(“高级通信技术与业务”)编辑的项目号为DVbird WP1-D01、题为“第一接收站体系结构Ics规范”中描述的那样，通常产生起始信号来表示新数据块的首数据(D)。所述起始信号发送至FFT处理器。如
图1所示，所述信号的产生需要计数器(CPT)，对从前一起始信号(S_STRT)开始已输入FFT处理器(FFT_P)中的数据的数目进行计数，以便知道何时开始新的快速傅立叶变换计算；以及一些反馈信息(S_ERR)，用以产生起始信号S_STRT。
这种计数器CPT包括在起始发生器专用模块(M-STRT)中，这种反馈信息S_ERR由时间误差专用模块(M_TMERR)输出。如果输入数据的数量达到数据块中数据的数量、通常为2千八位字节或8千八位字节，就将起始信号S_STRT发送至FFT处理器FFT_P。起始信号必须与新数据块的首数据D同步。这种同步是必要的，以便使FFT处理器FFT_P在一接收到首数据时就保存数据块的数据。如果有同步误差，则反馈信息S_ERR通知起始发生器M_STRT在发送新的起始信号前必须要计数的附加数据D的数量。
这种解决方法的一个问题在于，如果FFT处理器用作通用数字信号处理器(DSP)的协处理器，那么，一方面，FFT协处理器对已输入的用于进行FFT计算的数据D的数量进行计数，而另一方面，数字信号处理器DSP也对在能够发送起始信号S_STRT之前要输入快速傅立叶变换协处理器中的数据D的数量进行计数。然后，这种数字信号处理器启用起始发生器M_STRT，以便使起始信号S_STRT的发射与数据块的首数据D同步。因此，数字信号处理器DSP的大部分计算能力需要用来管理快速傅立叶变换计算以及进行上述同步。在那些数据并非来自所述数字信号处理器时尤其存在问题。
因此，本发明的一个目的是提供一种适合于采用数据块来计算快速傅立叶变换的数字解调器，它避免不必要地独占如数字信号处理器之类的资源。
为此，提供一种数字解调器，它包括快速傅立叶变换协处理器，其中包括适合于向快速傅立叶变换计算功能单元发送起始信号的起始发生器功能单元，所述起始信号指示新数据块的首数据；以及数字信号处理器，其中包括适合于向所述快速傅立叶变换协处理器发送反馈信息的时间误差功能单元，所述反馈信息指示在发送新的起始信号之前起始发生器功能单元必须等待的数据的数量。
此外，还提供一种方法，它包括以下步骤通过快速傅立叶变换协处理器向快速傅立叶变换计算功能单元发送起始信号，所述起始信号指示新数据块的首数据；以及通过数字信号处理器向所述快速傅立叶变换协处理器发送反馈信息，所述反馈信息指示在发送新的起始信号之前必须等待的数据的数量。
如将进一步详细看到的，如果没有检测到误差，则这种数字解调器使快速傅立叶变换协处理器能够独立工作而不与数字信号处理器交互作用。因此，所述数字信号处理器具有空闲时间与其它协处理器配合工作。
在阅读了下列详细描述和参考附图后可以清楚本发明的其它目的、特征和优点，图中图1说明如现有技术中所描述的数字解调器的一些部件；图2是在根据本发明的数字解调器中使用的快速傅立叶变换算法的示意图；图3说明根据本发明的数字解调器的一些部件；以及图4是在图3的数字解调器中实现的快速傅立叶变换方法的示意图。
在以下描述中，本领域的技术人员众所周知的功能或构造未作详细介绍，以免对它们进行不必要的详述会使本发明变得晦涩难懂。
本发明涉及一种适合于采用数据块来计算快速傅立叶变换的数字解调器DEM。这种数字解调器DEM用于数字电视系统的解调，尤其适用于地面接收站的解调。当这种接收站接收信号时，它接收数据块、也称为符号包形式的信号。这种符号包具有固定的长度。对于由ETSI(《欧洲电信标准协会》)编辑的称为DVB-T(《数字视频广播地面装置》)的标准来说，符号包的长度是2千八位字节或8千八位字节。解调的一个步骤是对符号包中的数据D计算快速傅立叶变换。这种快速傅立叶变换的计算是基于称为基数2的Cooley-Tukey算法的算法，此算法的相应示意图表示在图2中。该示意图包括系数W。最终结果R是通过输入数据D和所述系数W来计算的频率数据。所述系数W是已知的，通常保存在存储器MEM的表中。这里不再说明这种计算，因为这是本领域技术人员所熟知的。
为了计算快速傅立叶变换FFT，如图3所示，数字解调器DEM包括快速傅立叶变换协处理器FFT_P，其中包括适合于发送起始信号S_STRT至快速傅立叶变换计算功能单元F_FFT的起始发生器功能单元F_STRT，所述起始信号指示新数据块的首数据D；以及数字信号处理器DSP，其中包括适合于发送反馈信息DIST至所述快速傅立叶变换协处理器FFT_P的时间误差功能单元F_TMERR，所述反馈信息DIST指示在发送新起始信号S_STRT之前起始发生器功能单元F_STRT必须等待的数据D的数量。
快速傅立叶变换计算功能单元F_FFT适合于对数据块的数据D计算快速傅立叶变换。快速傅立叶变换协处理器FFT_P还包括地址产生功能单元F_ADDR，它适合于在快速傅立叶变换协处理器FFT_P的存储器MEM内的特定地址中保存所述数据D，并且适合于采用计数器CPT对已输入并存储的数据D计数。
如图4所示，在初始化步骤0)中，数字信号处理器DSP将快速傅立叶变换计算所需的参数下载到快速傅立叶变换协处理器FFT_P中。这些参数具体为数据块的大小SZ，2千八位字节或8千八位字节；两次快速傅立叶变换FFT计算之间的保护间隔GRD等。
所述保护间隔GRD尤其用于避免众所周知的称为符号间干扰ISI现象的现象。
每当接收站的环境发生较大变化时，就进行这种初始化步骤。例如，当接收站周围有太多噪声时，数据块的大小最好是8千八位字节。
当接收站收到数据块的某个数据D时，数字解调器将对这些数据计算快速傅立叶变换，如下所述。
在第一步骤1)中，起始发生器功能单元F_STRT检测新数据块的首数据D，并随后发送起始信号S_STRT至快速傅立叶变换计算功能单元F_FFT。
在第二步骤2)中，地址产生功能单元F_ADDR采用其计数器CPT对输入数据D的数量进行计数，并将其存入存储器MEM的地址中。
在第三步骤3)中，计算功能单元F_FFT等待输入数据块的全部数据D。然后，它采用Cooley-Tukey算法、通过数字信号处理器DSP给出的信息以及根据地址产生功能单元F_ADDR的计数器CPT对这些数据D计算快速傅立叶变换。
在第四步骤4)中，如果在最终结果R中有误差S_ERR，则所述误差S_ERR由数字信号处理器DSP的时间误差功能单元F_TMERR检测。例如，若快速傅立叶变换计算开始时提前了一个数据D或滞后了一个数据D，则检测这种误差。所述检测是本领域的技术人员所熟知的。所述误差S_ERR必须不被传递到其它的快速傅立叶变换计算中。因此，时间误差功能单元F_TMERR确定反馈信息，例如，以数据D的数量N来评估的修正距离DIST。例如，如果快速傅立叶变换计算开始时滞后了一个数据，那么N等于1。然后，将此修正距离DIST发送至快速傅立叶变换协处理器FFT_P。通过修正距离DIST能够知道在发现新数据块的首数据D之前必须等待的附加数据D的数量。换言之，此修正距离DIST表明所述快速傅立叶变换协处理器FFT_P、更准确地说是信号发生器功能单元F_STRT在再次发送新起始信号S_STRT之前、并因而在计算新的快速傅立叶变换之前、必须等待的数据D的数量。
然后回到第一步骤1)。起始发生器功能单元F_STRT借助于计数器CPT来检测新数据块的首数据D。当计数器CPT达到的值等于数据块长度加上保护间隔GRD再加上(若快速傅立叶变换计算开始时滞后了一些数据)或减去(若快速傅立叶变换计算开始时提前了一些数据)修正距离DIST时，则接收新的首数据。随后，起始发生器F_STRT发送起始信号S_STRT至快速傅立叶变换计算功能单元F_FFT，等等，直到不再接收到数据D。
因此可以看到，本发明的一个优点在于，当没有检测到误差S_ERR时，快速傅立叶变换协处理器FFT_P可独立工作而不与所述数字处理器DSP进行任何交互作用。此外，在根据本发明的方法中，所述协处理器FFT_P并不等待由所述数字信号处理器发出的起始信号。因此，所述协处理器FFT_P是独立于所述数字处理器DSP的。因此，同时，所述数字信号处理器DSP可由其它协处理器寻址。
应当指出，为了保留以前的模式(当快速傅立叶变换协处理器FFT_P从数字信号处理器接收起始信号时)，如果需要的话，在第一非限定性实施例中，数字信号处理器DSP包括适合于去活快速傅立叶变换协处理器FFT_P中的起始发生器功能单元F_STRT的去活装置M_DES。去活在初始化步骤0)期间完成。去活装置可以是在所述数字信号处理器中实现的程序。因此，或者在起始发生器功能单元F_STRT被禁用时保持先前模式；或者在起始发生器功能单元F_STRT启用时保持根据本发明的新模式。
还应指出，在存在足够的同步的情况下或者很少发生的不需要误差修正的情况下，快速傅立叶变换协处理器FFT_P可以采用直接存储器存取。数字信号处理器DSP不再管理所述快速傅立叶变换协处理器的存储器存取。因此，所述数字信号处理器DSP可腾出空闲来管理其它任务。
可以理解，本发明不限于前面所述的实施例，在不脱离所附权利要求书中定义的本发明的精神和范围的前提下，可以作出变化和修改。
可以理解，只要单项硬件或软件能实现几项功能，借助于硬件或软件或者软件兼硬件，有多种方式来实现根据本发明的方法的功能。并不排除由硬件或软件或软件兼硬件的组件来实现一项功能。例如，起始发生器功能单元F_STRT可与地址产生功能单元F_ADDR相结合，从而构成单个功能单元而不改变根据本发明的快速傅立叶变换处理方法。
所述硬件或软件部件可以几种方式来实现，如通过布线电子电路或者通过可编程的集成电路。集成电路可以包括在计算机或解调器中。在第二种情况下，根据本发明的解调器的不同装置可以是如上所述的硬件或软件部件。
集成电路包括指令集。因此，包括在例如计算机程序存储器中或者解调器存储器中的所述指令集可使计算机或解调器执行快速傅立叶变换处理方法的各个步骤。
可通过读取数据载体、如盘来将指令集装入程序存储器中。业务提供商还可通过通信网络、如因特网来提供指令集。
下列权利要求中出现的任何参考符号不应视为限定此权利要求。显然，使用动词“包括”及其变体并不排除任一权利要求中所定义的步骤或元件之外的其它步骤或元件的存在。在动词“包括”之后与步骤或元件之前的冠词“一个”不排除多个这种步骤或元件的存在。
权利要求
1.一种采用数据块来计算快速傅立叶变换的数字解调器，其特征在于它包括快速傅立叶变换协处理器(FFT_P)，其中包括适合于向快速傅立叶变换计算功能单元(F_FFT)发送起始信号(S_STRT)的起始发生器功能单元(F_STRT)，所述起始信号指示新数据块的首数据(D)；以及数字信号处理器(DSP)，其中包括适合于向所述快速傅立叶变换协处理器(FFT_P)发送反馈信息(DIST)的时间误差功能单元(F_TMERR)，所述反馈信息(DIST)指示在发送新的起始信号(S_STRT)之前、所述起始发生器功能单元(F_STRT)必须等待的数据(D)的数量。
2.一种采用数据块的快速傅立叶变换处理方法，其特征在于它包括以下步骤通过快速傅立叶变换协处理器(FFT_P)向快速傅立叶变换计算功能单元(F_FFT)发送起始信号(S_STRT)，所述起始信号指示新数据块的首数据(D)；以及通过数字信号处理器(DSP)向所述快速傅立叶变换协处理器(FFT_P)发送反馈信息(DIST)，所述反馈信息(DIST)指示在发送新的起始信号(S_STRT)之前所必须等待的数据(D)的数量。
3.一种解调器的计算机程序产品，其中包括指令集，所述指令集在装入所述解调器中时，使所述解调器实现如权利要求2所述的方法。
4.一种计算机的计算机程序产品，其中包括指令集，所述指令集在装入所述计算机中时，使所述计算机实现如权利要求2所述的方法。
全文摘要
本发明涉及一种用于采用数据块处理快速傅立叶变换的方法和解调器。本发明的特征在于，它包括快速傅立叶变换协处理器(FFT_P)和数字信号处理器(DSP)。所述协处理器(FFT_P)包括起始功能单元(F_STRT)和计算功能单元(F_FFT)。所述起始功能单元(F_STRT)可在每次接收到新数据块的首数据(D)时将起始信号(S_STRT)发送至所述计算功能单元(F_FFT)。所述数字信号处理器(DSP)包括时间误差功能单元(F_TMERR)，它指示在发送新的起始信号(S_STRT)之前起始功能单元(F_STRT)必须等待的数据数量。本发明可用于地面接收站的解调器。
文档编号H04J11/00GK1531690SQ02802905
公开日2004年9月22日 申请日期2002年7月5日 优先权日2001年7月17日
发明者O·盖－贝利勒, X·马查尔, O 盖-贝利勒, 槎 申请人:皇家菲利浦电子有限公司