专利名称：发送时钟信号相位与接收时钟信号相位锁相的系统及方法
技术领域：
本发明总体涉及收发器。特别地，本发明涉及收发器中的串行器/解串器(serializer/deserializer，SERDES)组件，及发送时钟信号相位与接收时钟信号相位之间的锁相。
背景技术：
接收器中的串行器/解串器(SERDES)可将高速串行数据变换成低速并行数据。该并行数据然后可被处理并被传递给发送器。在发送器中，该低速并行数据又被变换回来自SERDES设备的高速串行数据。
SERDES设备常用于控制外部设备，或用作中继器，容许数据从一个外部设备(如硬盘驱动器)被传送至另一外部设备。例如，外部设备可以是硬盘驱动器组，每一硬盘中均包含有相同的数据，用于在某一硬盘驱动器失效的情况下提供备份机制。在另一例子中，外部设备可以是独立的硬盘驱动器组，作为群组，组成一个或多个数据库。
SERDES设备可以包括多个SERDES内核。每一SERDES内核可包括一个或多个串行器/解串器对。多个SERDES内核可以通过菊花链的形式连接在一起，以使某一内核所接收的数据可被另一内核传送出去。
SERDES设备的接收器与发送器之间的通信会涉及高速时钟。SERDES设备中的典型操作模式是中继模式，其中，传送数据频率需追踪接收器的数据频率，以保护数据的完整性。该操作必须在接收器中完成，而不必重定时已恢复的时钟到本地时钟。
对于高速通信，典型地需要有非常匹配的时钟，特别是当数据在不同的基片(如芯片)或电路板的SERDES内核之间传递时。例如，当将数据从SERDES内核的接收器传递到另一SERDES内核的发送器时，接收器和发送器间的时钟应匹配，以在适当的时间对数据进行取样。如果时钟不匹配，则两个时钟之间的频率差会产生时间漂移，以致使其中出现额外的脉冲或故障脉冲。这种频移最终会引起数据完整性的缺失。
一种解决方式是在接收器及发送器上使用通用时钟。然而，在今天的大型的复杂系统上，在每一接收器与发送器上运行高频线程序是不实际的。另外，尽管电子组件非常小，它们之间具有相对较大的距离。越过这种距离维持通用时钟是不可行的。由于类似的原因，越过这种距离维持直接的时钟匹配也是不可行的。
SERDES设备工作在非常慢速和不用链接许多设备的情形时不会出现频移的现象。例如，SERDES设备工作在2.5GHZ时不会有频移的现象。但，很多现代SERDES设备工作在4GHZ或更高。
在收发器中，通常均具有数字部份和模拟部分。当将发送器的时钟同步到接收器的时钟，并从一个频率跳至另一频率时，会在模拟侧引发系统的不稳定性和数据完整性的缺失。而且，如果频率改变太大，则新的时钟脉宽会超出数据侧所要求的最小时钟脉宽。故为了保护数据的完整性和阻止系统出错而阻止上述的大的频率变化的出现尤显重要。
故需要提供一种高速SERDES收发器设备，其中的发送器时钟信号与接收器时钟信号同步，而不存在上述的频移问题。更进一步，需要提供一种能力，能同步发送器时钟信号与接收组件的接收器时钟信号而不会出现诸如上述描述的频移问题，该接收组件为不同SERDES内核、不同基片、或甚至不同电路板的一部分。
故亦需要提供一种机制，以阻止由于发送器时钟频率变动过大，而致使违反接收器所要求的最小脉宽。
发明内容
用于同步接收时钟信号相位与发送时钟信号相位的系统和方法被提供。根据本发明的一个实施例，同步接收时钟信号相位与发送时钟信号相位的系统包括有接收信道和发送信道。其中，发送信道同步发送时钟信号相位与接收时钟信号相位是基于接收时钟信号相位数据的。根据本发明的一个实施例，该系统进一步包括用于将当前接收时钟信号脉冲及接收时钟信号相位数据从接收信道传送至发送信道的装置。
根据本发明的一个实施例，用于同步相位的系统的接收信道包括有一定时恢复模块，其可接收一接收时钟信号、存储来自接收时钟信号的在先时钟信号相位、及基于当前接收时钟信号相位及在先接收时钟信号相位输出接收时钟相位数据。
根据本发明的一个实施例，用于同步相位的系统的发送信道包括有重定时模块，其可接收当前接收时钟信号脉冲，接收时钟相位数据及当前发送时钟信号脉冲，并基于接收时钟相位数据输出新的发送时钟相位数据。在一实施例中，该重定时模块包括有先进先出(FIFO)寄存器，其接收当前接收时钟信号脉冲、接收时钟相位数据及当前发送时钟信号脉冲，并输出接收时钟相位数据。该重定时模块还包括有相位计算器，其从FIFO寄存器中接收该接收时钟相位数据，并基于该接收时钟相位数据确定和输出新的发送时钟相位数据。在一个实施例中，该相位计算器包括有一个可确定在先接收时钟信号相位和当前接收时钟信号相位之间的相位差及方向的相位差计算器、一个可确定是否输出由相位差计算器确定的相位差或预定相位差的多路复用器、及一个依多路复用器输出调整发送时钟信号相位的增量模块。在另一实施例中，相位计算器进一步包括有一个第二多路复用器，其基于相位调整结果信号确定是否输出第一多路复用器输出或零值到增量模块。如果相位调整结果信号表明该发送时钟信号相位没有被调整，则第二多路复用器输出调整值为零。
根据本发明的进一步的实施例，相位计算器进一步包括确定是否调整发送时钟信号相位的判定模块。在一实施例中，该判定模块接收一输入作为预定相位阀值，并确定该第一多路复用器的输出是否有超出预定相位阀值的值。在进一步的实施例中，该判定模块还接收一输入作为相位限定信号，其可标示是否要限定对发送时钟信号相位的相位调整，不管该第一多路复用器的输出是否有超出预定相位阀值的值。在另一实施例中，该判定模块接收一输入作为发送锁相信号，其可标示是否要调整该发送时钟信号相位或“锁定”其当前相位。
根据本发明的一个实施例，一种在将收发器中的接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的方法，包括存储接收信道的在先接收时钟信号相位；及识别接收信道的当前接收时钟信号相位。该方法进一步包括确定在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；及识别在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向。该方法进一步包括基于相位差及方向将发送信道的在先发送时钟信号相位调整到发送信道的当前发送时钟信号相位。在一个实施例中，该方法进一步包括，提供相位差及其方向到发送信道。在另一实施例中，该方法进一步包括提供在先接收时钟信号相位及当前接收时钟信号相位给发送信道。
根据本发明的另一实施例，一种将发送时钟信号相位与接收时钟信号锁相相的方法，包括接收在先接收时钟信号相位与当前时钟信号相位间的预定的相位差及方向。该方法进一步包括接收当前接收时钟信号相位；并存储该当前接收时钟信号相位作为存储的在先接收时钟信号相位。该方法进一步包括确定在先接收时钟信号相位与当前接收时钟信号相位之间的计算的相位差及方向。该方法进一步包括接收相位控制选择信号；及根据该相位控制选择信号选择预定的相位差和方向，或者计算的相位差及方向，作为选定的相位差及方向。该方法进一步包括接收在先发送时钟信号相位；以及根据该选定的方向，将该选定的相位差与在先发送时钟信号相位相加或相减，以获得调整过的发送时钟信号相位。
根据本发明的另一实施例，该锁相方法进一步包括接收预定相位阀值，并确定选择的相位差是否超出预定相位阀值。在一实施例中，接收相位限定信号以标示是否要限定对在先发送时钟信号相位的调整，而不管该选择的相位差是否已超出预定相位阀值。在另一实施例中，该相加步骤进一步包括如下步骤如果该选择的相位差超出预定相位阀值且相位限制信号标示该相位调整已被限制，则更改该选择的相位差为零值。
根据本发明的再一实施例，锁相的方法进一步包括接收一个发送锁相信号，该信号可标示是否要调整在先发送时钟信号相位。在另一实施例中，该相加步骤进一步包括如下步骤如果设置了发送锁相，则更改该选择的相位差为零值。
根据本发明的再一实施例，该锁相方法进一步包括接收预定相位阀值，确定选择的相位差是否超出预定相位阀值，接收相位限定信号，及接收收发送锁相信号。在另一实施例中，该相加步骤进一步包括如果发送锁相信号被设置，则更改选择的相位差为零值。在另一实施例中，该相加步骤进一步包括如果该发送锁相信号没有被设置、选择的相位差超出预定相位阀值、且该相位限制信号标示该相位调整未被限制，则更改该选择的相位差为零值。
根据本发明，提供了一种将收发器中的接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的方法，该方法包括存储接收信道的在先接收时钟信号相位；识别接收信道的当前接收时钟信号相位；确定在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；识别在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向；以及基于所述相位差及方向将发送信道的在先发送时钟信号相位调整到发送信道的当前发送时钟信号相位。
作为进一步改进，所述存储步骤，识别当前接收时钟信号相位步骤，确定步骤，及识别方向步骤均在接收信道中发生。
作为进一步改进，该方法进一步包括将相位差及方向提供给发送信道的步骤，其中调整步骤在发送信道中发生。
作为进一步改进，所述调整步骤包括在接收时钟信号脉冲，接收并将相位差及方向写入重定时模块；以及在发送时钟信号脉冲，基于相位差及方向从重定时模块中读出新的发送时钟相位数据。
作为进一步改进，在整个提供步骤中，该相位差及方向以N-位序列提供给发送信道，其中，相位差在N-位序列的第一部分以二进制格式表示，而方向在N-位序列的第二部分中提供。
作为进一步改进，如果相位方向为后向，则第二部分为1，如果相位方向为前向，则第二部分为0。
作为进一步改进，如果相位方向为后向，则第二部分为0，如果相位方向为前向，则第二部分为1。
作为进一步改进，该存储步骤和识别当前时钟信号相位的步骤在接收信道中发生。
作为进一步改进，该方法进一步包括提供在先接收时钟信号相位及当前接收时钟信号相位给发送信道的步骤，其中，该存储步骤，确定步骤，识别方向的步骤，及调整步骤在发送信道中发生。
作为进一步改进，该提供步骤包括，在接收时钟信号脉冲，接收并将相位差及方向写入发送信道的重定时模块。
作为进一步改进，该调整步骤包括，在发送时钟信号脉冲，基于当前接收时钟信号相位和在先接收时钟信号相位从发送信道的重定时模块中读出新的发送时钟相位数据。
作为进一步改进，每一接收时钟信号相位与其间存在有恒定偏移的多个相位之一相同。
作为进一步改进，该确定步骤进一步包括确定是否该相位差超出预定相位差阀值的步骤。
作为进一步改进，该接收信道及发送信道各为同一通道的一部分。
作为进一步改进，该接收信道及发送信道各为同一内核的不同通道的一部分。
作为进一步改进，该接收信道及发送信道各为布署在同一基片上的不同内核的一部分。
作为进一步改进，该接收信道及发送信道各为布署在不同基片上的不同内核的一部分。
作为进一步改进，该接收信道及发送信道各为布署在不同电路板的不同基片上的不同内核的一部分。
根据本发明，提供了一种用于同步接收时钟信号相位与发送时钟信号相位的系统，该系统包括接收信道；以及发送信道；其中，发送信道基于接收时钟信号相位数据将发送时钟信号相位与接收时钟信号相位同步。
作为进一步改进，该系统进一步包括用于将接收时钟信号相位数据从接收信道传送至发送信道的装置。
作为进一步改进，该接收信道及发送信道均为收发器的一部分。
作为进一步改进，该收发器包括通道，该通道包括接收信道和发送信道。
作为进一步改进，该收发器包括包括有接收信道的第一通道；以及包括有发送信道的第二通道。
作为进一步改进，该系统进一步包括包括有接收信道的第一收发器；以及包括有发送信道的第二收发器。
作为进一步改进，该第一收发器和第二收发器布署在同一基片上。
作为进一步改进该第一收发器布署在第一基片上；以及该第二收发器布署在第二基片上。
作为进一步改进，该系统包括包括有第一基片及第二基片的电路板。
作为进一步改进，该系统还包括包括有第一基片的第一电路板；以及包括有第二基片的第二电路板。
作为进一步改进，该接收时钟信号相位数据包括有在先接收时钟信号相位及当前接收时钟信号相位。
作为进一步改进，该接收时钟信号相位数据包括有在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；以及在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向。
根据本发明，提供了一种用于同步接收时钟信号相位与发送时钟信号相位的系统，该系统包括接收信道，其输出当前接收时钟信号脉冲及接收时钟相位数据；以及发送信道，其包括发送时钟信号，且其从接收信道接收当前接收时钟信号脉冲及接收时钟相位数据；其中，发送信道基于接收时钟相位数据将发送时钟信号相位与接收时钟信号相位同步。
作为进一步改进，该系统进一步包括用于将当前接收时钟信号脉冲及接收时钟相位数据从接收信道传送至发送信道的装置。
作为进一步改进，该接收时钟相位数据包括
在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；以及在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向。
作为进一步改进，该接收时钟相位数据包括在先接收时钟信号相位及当前接收时钟信号相位。
作为进一步改进，该接收信道包括有定时恢复模块，其可接收一接收时钟信号、存储来自接收时钟信号的在先接收时钟信号相位、及基于当前接收时钟信号相位及在先接收时钟信号相位输出接收时钟相位数据。
作为进一步改进，该发送信道包括有重定时模块，其可接收当前接收时钟信号脉冲、接收时钟相位数据及当前发送时钟信号脉冲，并基于接收时钟信号相位数据输出新的发送时钟相位数据。
作为进一步改进，重定时模块包括先进先出寄存器，其接收当前接收时钟信号脉冲、接收时钟相位数据以及当前发送时钟信号脉冲，并基于所述接收时钟相位数据输出新的发送时钟相位数据，其中该接收时钟相位数据包括有在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；以及在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向。
作为进一步改进，该重定时模块包括，在当前接收时钟信号脉冲，接收并将该接收时钟相位数据写入先进先出(FIFO)寄存器，以及在当前发送时钟信号脉冲，从重定时模块中读出新的发送时钟相位数据。
作为进一步改进，该重定时模块包括先进先出寄存器，其接收当前接收时钟信号脉冲、接收时钟相位数据及当前发送时钟信号脉冲，并输出接收时钟相位数据；以及相位计算器，其从先进先出寄存器中接收该接收时钟相位数据，并基于该接收时钟相位数据确定和输出新的发送时钟相位数据。
作为进一步改进，该接收时钟相位数据包括在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；以及在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向。
作为进一步改进，该接收时钟相位数据包括在先接收时钟信号相位及当前接收时钟信号相位。
作为进一步改进，该相位计算器确定从在先接收时钟信号相位到当前时钟信号相位的在先接收时钟信号相位和当前接收时钟信号相位之间的相位差及该相位差的方向。
作为进一步改进，该接收时钟相位数据包括在先接收时钟信号相位与当前接收时钟信号相位之间的预定相位差；在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向；以及在先接收时钟信号相位及当前接收时钟信号相位。
作为进一步改进，该相位计算器包括相位差计算器，其具有一个输入端及一个输出端，可确定在先接收时钟信号相位与当前接收时钟信号相位之间的相位差及方向；多路复用器，具有一个连接到相位差计算器输出端的输入端，及一个输出端，其可确定是输出由相位差计算器确定的相位差或还是输出该预定相位差；以及增量模块，具有一个连接到多路复用器输出端的输入端，并具有一个输出端，其可依多路复用器输出调整发送时钟信号相位。
作为进一步改进，该相位计算器包括相位差计算器，其具有一个输入端及一个输出端，可确定在先接收时钟信号相位与当前接收时钟信号相位之间的相位差及方向；第一多路复用器，其具有一个连接到相位差计算器输出端的输入端，并具有一个输出端，其可基于相位控制选择信号确定是否输出由相位差计算器确定的相位差或该预定相位差；以及第二多路复用器，其具有一个连接到第一多路复用器输出端的输入端，并具有一个输出端，其可基于相位调整结果信号确定是否输出该第一多路复用器的输出或零值；以及增量模块，其具有一个连接到第二多路复用器输出端的输入端，并具有一个输出端，其可依第二多路复用器输出调整发送时钟信号相位。
作为进一步改进，该相位计算器进一步包括判定模块，其具有一个连接到第一多路复用器输出端的输入端，及一个连接到第二多路复用器输入端的输出端，其可确定是否调整该发送时钟信号相位。
作为进一步改进，该判定模块接收一输入作为预定相位阀值，并确定该第一多路复用器的输出是否有超出预定相位阀值的值。
作为进一步改进，该判定模块接收一输入作为相位限定信号，该信号可标示是否要限定对发送时钟信号相位的相位调整，不管该第一多路复用器的输出为何值。
作为进一步的改进，该判定模块接收一输入作为发送锁相信号，该信号可标示是否要调整该发送时钟信号。
作为进一步的改进，当在SERDER收发器的第一发送信道及第二发送信道之间交换数据时，该发送锁相被设置，以标示该发送时钟信号相位未被调整。
作为进一步的改进，该判定模块包括一个具有输入端和输出端的比较器、一个具有与比较器的输出端连接的输入端及一个输出端的与门、以及及一个具有连接到与门输出端的输入端及一个连接到判定模块输出端的输出端的或门。
作为进一步的改进，该比较器在其输入端接收第一多路复用器的输出及预定相位阀值；该与门在其输入端接收相位限定信号；以及该或门在其输入端接收发送锁相信号并输出相位调整结果信号。
作为进一步的改，如果该相位调整结果信号标示该发送时钟信号相位未被调整，则该第二多路复用器输出一个调整值为零值。
根据本发明，提供了一种将发送时钟信号相位与接收时钟信号锁相相的方法，该方法包括接收预定的在先接收时钟相位与当前接收时钟信号相位间的相位差及方向；接收当前接收时钟信号相位；存储该当前接收时钟信号相位作为存储的在先接收时钟信号相位；确定在先接收时钟信号相位与当前接收时钟信号相位之间计算的相位差及方向；接收相位控制选择信号；根据该相位控制选择信号选择预定的相位差和方向、或者计算的相位差及方向，作为选定的相位差及方向；
接收在先发送时钟信号相位；以及根据该选定的方向，将该选定的相位差与在先发送时钟信号相位相加或相减，以获得调整过的发送时钟信号相位。
作为进一步改进，该方法进一步包括接收预定相位阀值；以及确定是否该选择的相位差已超出该预定相位阀值。
作为进一步改进，该方法进一步包括接收用于标示是否要限定对在先发送时钟信号相位进行相位调整的相位限定信号，而不管该选择的相位差是否超出预定相位阀值。
作为进一步改进，该相加步骤进一步包括如下步骤如果该选择的相位差超出预定相位阀值且相位限制信号标示该相位调整被限制，则更改该选择的相位差为零值。
作为进一步改进，该方法进一步包括接收一个用于标示是否要调整该在先发送时钟信号相位的发送锁相信号。
作为进一步改进，该相加步骤进一步包括如下步骤如果设置了该发送锁相，则更改该选择的相位差为零值。
作为进一步改进，该方法进一步包括接收预定相位阀值；确定该选择的相位差是否超出该预定相位阀值；接收相位限定信号以标示是否要限定对在先发送时钟信号的相位调整，而不管该选择的相位差超出预定相位阀值；以及接收用于标示是否调整在先发送时钟信号的发送锁相信号，而不管该相位限定信号。
作为进一步改进，该相加步骤进一步包括如下步骤如果设置了发送锁相信号，则更改该选择的相位差为零值。
作为进一步改进，该相加步骤进一步包括如下步骤如果未设置发送锁相信号且该选择的相位差超出预定相位阀值且相位限制信号标示该相位调整已被限制，则更改该选择的相位差为零值。
随后的附图与描述在此结合形成本说明书的一部分，图示了本发明，并用于阐明本发明的原理以使本领域技术人员可以制造和使用本发明。
图1示出了一种连接有多个外部组件的示例性多内核SERDES设备。
图2示出了一种实施例多内核SERDES设备更详细的视图。
图3示出了一种模拟数据被SERDES内核的接收器接收，并行数据及时钟信息发送至SERDES内核的发送器，及来自SERDES内核的发送器的模拟数据的传送的视图。
图4示出了一种同一SERDES内核的同一通道的接收器和发送器间的数据的通道间传输的示例性视图。
图5A示出了一种同一SERDES内核的不同通道的接收器和发送器间的数据的通道间传输的示例性视图。
图5B示出了一种不同SERDES内核的接收器和发送器间的数据的通道间/内核间传输的示例性视图。
图6A示出了一种同一SERDES内核的同一通道的接收器和发送器间的数据的通道间传输的示例性视图。
图6B示出了一种SERDES内核的不同通道的接收器和发送器间的数据的通道间传输的示例性视图。
图6C示出了一种在单一基片上的不同SERDES内核的接收器和发送器间的数据的通道间/内核间传输的示例性视图。
图6D示出了一种布署在单一电路板的不同基片上的不同SERDES内核的接收器和发送器间的数据的通道间/内核间传输的示例性视图。
图6E示出了一种布署在不同电路板的不同基片上的不同SERDES内核的接收器和发送器间的数据的通道间/内核间传输的示例性视图。
图7A示出了根据本发明的实施例的在一个时钟循环内用于时钟信号的64种可能的可用相位。
图7B示出了根据本发明的实施例的在一个时钟循环内用于时钟信号的刻度盘格式的64种可能的可用相位。
图8示出了一种根据本发明的实施例的从接收器到发送器的接收时钟相位增量和方向的传输的示例性视图。
图9示出了一种示例性的用于传输接收时钟相位差(增量)及方向的位分配。
图10示出了一种根据本发明实施例从接收器到发送器的在先接收时钟相位和当前时钟相位的转输的示例性视图。
图11示出了一种根据本发明实施例从接收器到发送器的接收时钟相位数据传输的更详细的视图。
图12示出了根据本发明另一实施例从接收器到发送器的接收时钟相位数据传输的另一更详细的视图。
图13A示出了一种根据本发明实施例的图12中描述的相位计算器的详细视图。
图13B示出了另一种根据本发明实施例的图12中描述的相位计算器的详细视图。
图14示出了一种根据本发明实施例的图13B中描述的相位计算器的组件1338的更详细的视图。
图15描述了根据本发明实施例的一种同步接收时钟信号相位与发送时钟信号相位的方法的流程图。
图16描述了根据本发明另一实施例的一种同步接收时钟信号相位与发送时钟信号相位的方法的流程图，其中一相位差及方向被提供给发送器。
图17描述了根据本发明实施例的图16中调整步骤的流程图。
图18描述了根据本发明再一实施例的一种同步接收时钟信号相位与发送时钟信号相位的方法的流程图，其中一在先接收时钟信号相位及一当前接收时钟信号相位被提供给发送器。
图19描述了根据本发明实施例的图18中的提供步骤的流程图。
图20描述了根据本发明实施例的图18中的调整步骤的流程图。
图21描述了根据本发明实施例的一种将发送时钟信号相位与接收时钟信号锁相的方法的流程图。
图22A及22B描述了根据本发明另一实施例的一种将发送时钟信号相位与接收时钟信号锁相的方法的流程图，其中使用控制信号来限定相位调整。
图23描述了根据本发明实施例的一种采用诸如在此揭露的收发器系统从第一外部组件到第二外部组件传输数据的方法的流程图。
本发明的特征及优点经下述结合附图的详细描述将会变得更加明显，贯穿其中，同样的引用特征表示相应的元件。在附图中，相同的引用标号通常标识相同的、功能相似的、且/或结构相似的元件。元件第一次出现的附图使用相应引用标号中的最左边数字来标示。
具体实施例方式
虽然本发明在此是参考特定应用的具体实施例进行描述，但应理解成本发明不会受限于此。本技术领域的技术人员根据在此所提供的教授，可识别在此范围内或附加领域内的附加更改、应用及实施例，其中本发明具有显著作用。
图1示出了一种示例性的SERDES系统100，包括单一SERDES芯片102，该芯片通过相应发送或接收通道、串行高速接口106与多个外部组件104通信。该外部组件104可包括外部设备(如硬盘驱动器或数据库)的任意组合。SERDES芯片102包括三块SERDES内核108、110、112。每一SERDES内核可与其他任一SERDES内核通信，如通道114所指出。光纤信道PCS116包括外部总线、控制逻辑及交换机制(无需在此描述)。SERDES内核108、110、112及光纤信道PCS116通过并行接口进行连接。SERDES芯片，诸如SERDES芯片102，可包括任意数量的SERDES内核，而并不限于所示的SERDES芯片102中的三个。相似地，连接到SERDES芯片102的外部组件104的数量也可上升到SERDES内核所能处理的总数量，下述将参考图2进行更详细地描述。
图2示出了SERDES芯片102，描述了SERDES内核108、110、112中的更多细节。每一SERDES内核均包括多个通信通道，且每一通道包括一接收信道及一发送信道。例如，SERDES内核112均包括多个通信通道，诸如通道220。通道220包括连接到图1中一个外部组件104的接收信道222及发送信道224。接收信道222可从图1中与其连接的外部组件104接收数据。或者接收信道222可接收来自同一芯片上的另一SERDES内核的数据或者来自不同芯片的数据(例如芯片226)。这样，图2描述了包括有以菊花链连接的SERDES芯片102及226。芯片102的接收信道222接收来自芯片226的发送信道的数据，而芯片226的接收信道230接收来自芯片102的发送信道224的数据。
图3示出了连接到外部组件的SERDES内核的接收信道和发送信道的示例性视图。该接收信道和发送信道可以是同一通信通道的一部分，或者是不同通信通道的一部分。作为示例的目的，假定图3描述了图2中SERDES内核112的接收信道222和发送信道224。模拟数据被作为接收信号332串行传送至接收信道222。该接收信道332中的模拟信号直接来自于外部组件，诸如与接收信道222连接的外部组件104(图1中)中的一个。该外部组件104以模拟格式传输数据，正像箭头338所描述的。一旦被SERDES内核112接收，该数据被数字化转换和处理，正像箭头336所描述的。
定时恢复模块(TRM)340准备接收用于传送至发送信道224的接收时钟信息342。接收的并数字化的数据334和该接收时钟信息342被并行地从接收信道220传送至发送信道224。发送信道将该发送时钟与每一接收时钟信息342的接收时钟同步，以保持数据344的完整性。该数字化的数据344被转换成模拟数据并从发送信道224作为发送信号334发送出去。发送信号334由与发送信号224连接的外部组件104(如图1)所接收。
图4描述了通道内传输。对于通道内传输，在接收信道接收的数据可被传输，且其从SERDES内核的同一通信通道的发送信道进行传送。在图4中，接收信道450传输数据到SERDES内核的同一通信通道的发送信道452。
或者，由接收信道接收的数据可被传输到并从不同的通信通道的发送信道发送。这被称为通道间传输，其在图5A及图5B中描述。在图5A中，接收信道556传输数据给同一SERDES内核的不同通信通道的发送信道558。在图5B中，SERDES内核562的接收信道560传输数据给SERDES内核566的发送信道564。因为SERDES内核562的接收信道560传输数据给不同SERDES内核的发送信道，这被称为通道间/内核间传输。在实施例中，该通道间/内核间传输可以在不同的基片间实现。
图6A-6E稍详细地示出了通道内传输和通道间传输。图6A描述了通道内传输的示例，其中，接收信道667传输数据给单一SERDES内核670的同一通信通道669的发送信道668。图6B-6E描述了通道间传输的示例。在图6B中，接收信道671传输数据给同一SERDES内核673的不同通信通道的发送信道672。在图6C中，SERDES内核675的接收信道674传输数据给SERDES内核677的发送信道676，该处的SERDES内核675及677布署在一块通用基片678上(通道间/内核间传输)。在图6D中，SERDES内核680的接收信道679传输数据给SERDES内核683的发送信道682(通道间/内核间传输)，该处的SERDES内核680布署在基片681上，而内核683布署在基片684上，该内核680及683处在同一电路板685上。在图6E中，布署于基片688上的SERDES内核687的接收信道686传输数据给布署于基片692上的SERDES内核691的发送信道690(通道间/内核间传输)，此处，基片688布署于电路板689上，而基片692布署于电路板693上。图6D和图6E为芯片及电路板的示例，各自以菊花链方式连接在一起，以更灵活地在更多的诸如图1中的外部组件104的外部组件之间进行通信。
本发明通过将发送时钟信号与接收时钟信号的相位同步来将发送时钟信号与接收时钟信号同步。根据本发明，单个时钟周期由总数为P的相同偏移相位所构成，如图7A所描述的第0相位到第P-1相位。这些相位也可以描述成如图7B所描述的刻度盘的格式。例如，如果一个时钟周期被定义成具有64个相位(即P＝64)，则图7A中的相位795将被定义为第64-1相位，或第63相位。类似地，在图7B中，相位796将被定义为第64/4-1相位＝15相位，相位797将被义为第64/2-1相位＝第31相位，相位798将被定义为第3*64/4-1相位＝第47相位，而相位799将被定义为第64-1相位＝第63相位。以该方式描述时钟信号的目的将会在随后的说明中变得明显。
在前述参考图3的描述中，其说明了接收的且数字化的数据344及接收时钟信息342被并行地从接收信道222传输至发送信道224。根据本发明的实施例，接收时钟信息342包括当前接收时钟信号相位及在先接收时钟信号相位间的接收时钟相位差。例如，在先接收时钟信号相位在时间上较当前接收时钟信号相位延迟一个时间周期。在该实施例中，该接收时钟信息342中还包括接收时钟相位差的方向。图8示出了接收时钟相位差及从接收信道802到发送信道804的方向。发送信道804的重定时模块808可基于该接收时钟相位差及方向调整该发送时钟信号相位，以同步接收和发送时钟并确保从发送信道804所传送出去的数据的完整。
该接收时钟相位差及方向在接收信道802的定时恢复模块809中被确定。该接收时钟相位差是当前接收时钟信号相位及在先接收时钟信号相位之间的差值。该方向是一种对是否依接收时钟相位差来前向或后向调整该发送时钟信号相位的指示。例如，如果接收时钟相位差被确定为16，且该方向被确定为后向，则在当前发送时钟信号相位为15的64相位系统中，则在第15相位处开始(位于图7B的相位796)调整的发送时钟信号相位并在图7B的刻度上后向(即反时针方向)移动16个相位，最终进入调整的发送时钟信号相位63(位于图7B的相位799)。
在本发明的一个实施例中，该接收时钟相位差及方向的传输是随图9所描述的N位序列900来实现的。N位序列900的0-N-1位910表示该相位差，而第N位912表示该方向。使用先前例子中提供的信息，如果在64相位系统中，接收时钟相位差被确定为16，则位910包括如下序列的6个位010000。在一个实施例中，位912中的“1”表示前向方向，位912中的“0”表示后向方向。在另一个实施例中，位912中的“0”表示前向方向，位912中的“1”表示后向方向。
根据本发明一个可选的实施例，接收时钟信息342包括在先时接收钟信号相位及当前接收时钟信号相位。图10示出了从接收信道1016到发送信道1018的在先接收时钟信号相位及当前接收时钟信号相位的传输1014。发送信道1018的重定时模块1020根据在先接收时钟信号相位及当前接收时钟信号相位调整该发送时钟信号相位，以使发送和接收时钟同步，并确保从发送信道1018传输出去的数据的完整性。为实现之，重定时模块1020包括有相位计算器1022。
图11描述了在图8和图10中所描述的系统的更详细视图。串行数据1124被接收信道1126从诸如外部组件104的外部组件，或发送信道中的任一个所接收。接收信道1126包括模拟接收串行器1128及定时恢复模块1132。该串行数据1124被模拟接收串行器1128翻译成数字格式，生成数字化数据1130。定时恢复模块1132接收接收时钟信号1134并确定当前接收时钟信号1134的相位与存储的在先接收时钟信号相位之间的相位差。该定时恢复模块1132还确定当前接收时钟信号1134的相位与存储的在先接收时钟信号相位之间的相位差的方向，如前面参考图8的描述。定时恢复模块然后输出该相位差及方向作为接收时钟相位数据1136。在本发明的一个实施例中，该接收时钟相位数据1136被输出到N位序列格式(如前面参考图9的描述)。其他格式也是允许的，这点本领域的技术人员可以意识到。在接收时钟信号脉冲，该数字化数据1130、当前接收时钟信号1134及接收时钟相位数据1136被并行传输给发送信道1138。
发送信道1138包括模拟发送串行器1140及重定时先进先出(FIFO)/相位计算器1142。重定时FIFO/相位计算器1142扮演重定时模块808的角色(如前面参考图8的描述)。在接收时钟脉冲，重定时FIFO/相位计算器1142接收并写入来自接收信道1126数字化数据1130、当前接收时钟信号1134及接收时钟相位数据1136。重定时FIFO/相位计算器1142还接收发送时钟信号1144。在发送时钟脉冲上，重定时FIFO/相位计算器1142根据接收时钟相位数据1136确定一个新的发送时钟相位1146，并输出该新的发送时钟相位1146及数字化数据1148。模拟发送串行器1140接收该新的发送时钟相位1146及数字化数据1148。该模拟发送串行器1140将该数字化数据1148放入模拟格式并根据该新的发送时钟相位1146调整该发送时钟信号。在调整的发送时钟信号脉冲上，串行数据1150从发送信道1138被输出。
图12描述了图11中所描述的系统的稍详细的视图。图12中的组件的描述及接收信道1126的作用与前述参考图11所描述的相似。与图11中所描述的类似，在接收时钟信号脉冲上，数字化数据1130、当前接收时钟信号1134及接收时钟相位数据1136被并行传输给发送信道1238。
发送信道1238包括模拟发送串行器1240及重定时模块1242。重定时模块1242具有重定时模块808及1020的作用(如前面参考图8和图10所描述的)。重定时模块1242包括先进先出(FIFO)寄存器1260及相位计算器1262。在接收时钟脉冲上，重定时模块1242从接收信道1126接收并写入数字化数据1130、当前接收时钟信号1134及接收时钟相位数据1136到FIFO寄存器1260的。FIFO寄存器1260也接收发送时钟信号1244。在发送时钟信号脉冲上，FIFO寄存碞1260输出数字化数据1248及相位计算数据1236，其包括当前接收时钟信号1134、接收时钟相位数据1136及发送时钟信号1244。相位计算器1262接收相位计算数据1236并基于相位计算数据1236确定和输出新的发送时钟相位1246。模拟发送串行器1240接收该新的发送时钟相位1246及数字化数据1248。该模拟发送串行器1240将该数字化数据1248放入模拟格式并根据该新的发送时钟相位1246调整该发送时钟信号。在调整的发送时钟信号脉冲上，串行数据1250从发送信道1238被输出。
图13A是根据本发明的实施例的相位计算器1262的更详细的视图。相位计算器1262包括相位差计算器1366、相位控制多路复用器1368及增量模块1370。相位差计算器1366从FIFO寄存器1260接收当前接收时钟信号相位1372及一个在先接收时钟信号相位1374。根据在先存储的当前接收时钟信号相位1372，在先接收时钟信号相位1374由延迟码元寄存器1396所提供。相位差计算器1366确定计算的相位差1376。在一个实施例中，该计算的相位差1376同时包括相位差和方向(如上描述)。相位控制多路复用器1368接收该计算的相位差1376、预定的相位差(包括方向)1378及挑选的相位控制信号1380。在本发明的实施例中，该预定的相位差1378在接收信道1126处被确定，被作为接收时钟相位数据1136提供给发送信道1238，并被作为相位计算数据1236的一部分提供给相位差计算器1366。相位控制多路复用器1368根据该挑选的相位控制信号1380来选择计算的相位差1376或者预定的相位差1378。然后相位控制多路复用器然后输出计算的相位差1376或者预定的相位差1378作为相位调整值1382。在一个实施例中，增量模块1370接收相位调整值1382及在先发送时钟信号相位1384。该增量模块1370根据相位调整值1382和在先发送时钟信号相位1384确定一个新的发送相位值1386。新的发送相位值1386被反馈给延迟码元寄存器1394，以用于下一周期，其中，在先发送时钟信号相位1384由延迟码元寄存器1394提供。
根据本发明的一个实施例，相位计算器1262可选地包括有调整判定模块1388(在图13B中显示)。在本发明的一个实施例中，调整判定模块1388接收相位阀值1395、相位限定信号1389及相位调整值1382。相位限定信号1389标示是否该相位要被限定到一个阀值。调整判定模块1388确定是否相位调整值1382超出预定相位阀值1395，并根据相位限定信号1389相应地输出判定信号1390到调零多路复用器(Zero/adjustment multiplexer)1391。例如，如果相位限定信号1389标示相位要被限定到一阀值，且调整判定模块1388确定相位调整值1382超出了预定相位阀值1395，则判定信号1390标示无需调整。作为另一个例子，如果相位限定信号1389标示相位要被限定到一阀值，且调整判定模块1388确定相位调整值1382未超出预定相位阀值1395，则判定信号1390标示将做一个相位调整。作为第三个例子，如果相位限定信号1389标示相位无需被限定到一阀值，则判定信号1390标示将做一个相位调整，而不管相位阀值1395是否被超出。
调零多路复用器1391接收判定信号1390、相位调整值1382及调零值1392(即零值)。如果判定信号1390标示不做相位调整，则调零多路复用器1391选择调零值1392。二选一地，如果判定信号1390标示要做相位调整，则调零多路复用器1391选择相位调整值1382。由调零多路复用器1391生成的调零选择1397被输出到增量模块1370。如果调零值1392被选择，增量模块1370增加一个零值到在先发送时钟信号相位1384，从而产生新的发送相位值1386，该新值等于在先发送时钟信号相位1384。实际上，当这种情形发生时，发送时钟信号相位未被调整。如果选择了相位调整值1382，增量模块1370根据特定的方向，将相位调整值1382与该在先发送时钟信号相位1384相加或相减，最终形成新的发送相位值1386。
根据本发明的另一实施例，调整判定模块1388接收发送锁相信号1393。该调整判定模块1388确定发送锁相信号1393是否标示了发送锁相被设置(即相位未被调整)。当数据被从一个通道交换到另一个通道(例如当接收数据被从一个发送通道交换到另一个发送通道)，则期望发送锁相被设置。如果调整判定模块1388从发送锁相信号1393确定发送锁相被设置，则调整判定模块1388输出判定信号1390到调零多路复用器1391，以标示不需做相位调整。或者，如果调整判定模块1388从发送锁相信号1393确定发送锁相未被设置，则调整判定模块1388输出判定信号1390到调零多路复用器1391，以标示需做相位调整(假定此处没有阀值限定)。
如同在前面涉及相位阀值限定的实施例中，调零多路复用器1391接收判定信号1390、相位调整值1382及调零值1392(即零值)。如果判定信号1390标示不做相位调整，则调零多路复用器1391选择调零值1392。或者，如果判定信号1390标示需做相位调整，则调零多路复用器1391选择相位调整值1382。由调零多路复用器1391生成的调零选择1397被输出到增量模块1370。如果选择了调零值1392，则增量模块1370增加一个零值到在先发送时钟信号相位1384，从而产生新的传输相位值1386，该值等于在先发送时钟信号相位1384。实际上，当这种情形发生时，发送时钟信号相位未被调整。如果选择了相位调整值1382，增量模块1370根据特定的方向，将相位调整值1382与该在先发送时钟信号相位1384相加或相减，最终形成新的发送相位值1386。
根据本发明的实施例，相位计算器1262包括前面参考图13A及13B中描述的实施例中的所有元件及输入。在本实施例中，判定信号1390根据相位限定信号1389、相位阀值1395及发送锁相信号1393，标示调零多路复用器1391是选择相位调整值1382还是选择调零值1392(即零值)。根据本实施例，调整判定模块1388通过利用图14所显示的组件结构来管理该相位限定信号1389、相位阀值1395及发送锁相信号1393。
图14描述了调整判定模块1388的扩展视图，如所显示的配置，调整判定模块1388包括比较器1402、与门1404及或门1406。在本实施例中，比较器1402比较输入相位阀值1395与输入相位调整值1382以确定相位调整值1382是否超出相位阀值1395。与门1404根据输入相位限定信号1389，确定该由比较器1402生成的阀值决定是否被用作为在确定相位调整中的一个因素。最后，或门1406确定是否将该相位锁至其当前状态，而不管由比较器1402和与门1404生成的阀值相关的决定。
根据本发明的实施例，参考图15描述了一种在收发器中将接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的方法。方法1400开始于步骤1502。在步骤1502中，接收信道中的在先接收时钟信号相位被存储，以用于以后的比较。在步骤1504中，接收信道中的当前接收时钟信号相位被标示。在步骤1506中，确定在先接收时钟信号相位与当前接收时钟信号相位间的相位差。在步骤1508中，标示在先接收时钟信号相位与当前接收时钟信号相位间的相位差的方向。该方向可标示为前面参考图8所描述的。在步骤1510中，根据相位差和方向，发送信道的在先发送时钟信号相位被调整到当前发送时钟信号相位。然后结束方法1500。根据本发明的实施例，步骤1502、1504、1506 及1508在接收信道中发生，而步骤1510在发送信道中发生。在另一实施例中，步骤1504在接收信道中发生，而步骤1502、1506、1508及1510在发送信道中发生。
根据本发明的又一实施例，参照图16，描述了一种在收发器中将接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的方法。方法1600开始于步骤1602，在步骤1602中，存储接收信道中的在先接收时钟信号相位，以用于以后的比较。在步骤1604中，标示接收信道中的当前接收时钟信号相位。在步骤1606中，确定在先接收时钟信号相位与当前接收时钟信号相位间的相位差。在步骤1608中，标示在先接收时钟信号相位与当前接收时钟信号相位间的相位差的方向。该方向可标示为前面参考图8所描述的。在步骤1610中，该相位差和方向被提供给发送信道。在步骤1612中，根据相位差和方向，发送信道的在先发送时钟信号相位被调整到当前发送时钟信号相位。然后结束方法1600。根据本发明的实施例，步骤1602、1604、1606、1608及1610在接收信道中发生，而步骤1612在发送信道中发生。
在图17中，对方法1600中的步骤1612作进一步描述。步骤1612开始于步骤1702。在步骤1702，在接收时钟信号脉冲上，该相位差及方向被接收并被写入重定时模块。在步骤1704，在发送时钟信号脉冲上，基于该相位差及方向的新的发送时钟相位数据被从重定时模块中读出。步骤1612然后转至步骤1614，此处该方法结束。
根据本发明的再一实施例，参考图18，描述了一种在收发器中将接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的方法。方法1800开始于步骤1802，在步骤1802中，存储接收信道中的在先接收时钟信号相位，以用于以后的比较。在步骤1804中，标示接收信道中的当前接收时钟信号相位。在步骤1806中，该在先接收时钟信号相位与当前接收时钟信号相位被提供给发送信道。在步骤1808中，确定在先接收时钟信号相位与当前接收时钟信号相位间的相位差。在步骤1810中，标示在先接收时钟信号相位与当前接收时钟信号相位间的相位差的方向。该方向可标示为前面参考图8所描述的。在步骤1812中，根据相位差和方向，发送信道的在先发送时钟信号相位被调整到当前发送时钟信号相位。方法1800然后在1814处结束。在该实施例中，步骤1804及1806在接收信道中发生，而步骤1802、1808、1810及1812在发送信道中发生。
根据本发明的实施例，在图19中，对方法1800中的步骤1806进一步描述。步骤1806开始于步骤1902。在步骤1902，在接收时钟信号脉冲上，在先接收时钟信号相位与当前接收时钟信号相位被接收并被写入发送信道的重定时模块。步骤1806然后转至步骤1808。
根据本发明的实施例，在图20中，对方法1800中的步骤1812做了进一步描述。步骤1812开始于步骤2002。在步骤2002，在发送时钟信号脉冲上，基于该当前接收时钟信号相位及在先接收时钟信号相位的新的发送时钟相位数据被从发送信道的重定时模块中读出。步骤1812然后转至步骤1814，此处该方法结束。
根据本发明的实施例，参考图21，描述了一种将发送时钟信号相位与接收时钟信号相位锁相的方法。方法2100开始于步骤2102，在步骤2102中，接收在先接收时钟信号相位与当前接收时钟信号相位间的预定相位差及方向。在步骤2104中，接收当前接收时钟信号相位。在步骤2106中，该当前接收时钟信号相位被存储作为存储的在先接收时钟信号相位。在步骤2108中，确定在先接收时钟信号相位与当前接收时钟信号相位间计算的相位差及方向。在步骤2110中，接收相位控制选择信号。在步骤2112中，依据该相位控制选择信号，预定相位差及方向或者该计算的相位差及方向被选择作为可供使用的选择的相位差(和方向)。在步骤2114中，接收在先发送时钟信号相位。在步骤2116中，依据特定的选择方向，该选择的相位差与该在先发送时钟信号相位相加或相减，以获得调整的发送时钟信号相位。方法2100在步骤2118处结束。
根据本发明的另一实施例，参考图22A及图22B，描述了一种将发送时钟信号相位与接收时钟信号相位锁相的方法。方法2200开始于步骤2202，在步骤2202中，接收在先接收时钟信号相位与当前接收时钟信号相位间的预定相位差及方向。在步骤2204中，接收当前接收时钟信号相位。在步骤2206中，该当前接收时钟信号相位被存储作为存储的在先接收时钟信号相位。在步骤2208中，确定在先接收时钟信号相位与当前接收时钟信号相位间计算的相位差及方向。在步骤2210中，接收相位控制选择信号。在步骤2212中，依据该相位控制选择信号，选择预定相位差及方向或者该计算的相位差及方向作为可供使用的选择的相位差和方向。在步骤2214中，接收发送锁相信号。如果该发送锁相信号被设置，则标示不作调整，然后该方法继续步骤2216。在步骤2216中，更改该选择的相位差为零值。在步骤2218中，接收在先发送时钟信号相位。在步骤2220中，依据特定的选择方向，该选择的相位差与该在先发送时钟信号相位相加或相减，以获得调整的发送时钟信号相位。在这种情况下，该发送时钟信号相位保持不变(即没有相位调整)。方法2200在步骤2222处结束。
相反，如果在步骤2214中，该发送锁相信号未被设置，则标示将作调整，则在一个实施例中，该方法转至步骤2218，或者在另一个实施例中，如果该相位调整被任意地限定在一个相位阀值上，则转至步骤2224(图22B)。在没有相位阀值选项的实施例中，步骤2218在步骤2214之后。在步骤2218中，接收在先发送时钟信号相位。在步骤2220中，依据特定的选择方向，该选择的相位差与该在先发送时钟信号相位相加或相减，以获得调整的发送时钟信号相位。方法2200在步骤2222处结束。
在涉及有相位阀值选项的实施例中，如果在步骤2214中，该发送锁相信号未被设置，则该方法继续步骤2224，在步骤2224中，接收相位限定信号。该相位限定信号标示是否要限定对在先发送时钟信号相位的调整，而不管该选择的相位差是否超出预定相位阀值。如果相位限定信号标示无需限定相位调整，该方法继续步骤2218。如果相位限定信号标示将限制相位调整，则该方法继续步骤2226。在步骤2226中，接收预定相位阀值。在步骤2228中，确定该选择的相位差是否超出该预定相位阀值。如果该选择的相位差超出该预定相位阀值，则该方法转至步骤2216，在此处，该选择的相位差被更改为零值(即无需作相位调整)。如果该选择的相位差在该预定相位阀值范围内，则该方法转至步骤2218。在步骤2218中，接收在先发送时钟信号相位。在步骤2220中，依据特定的选择方向，该选择的相位差与该在先发送时钟信号相位相加或相减，以获得调整的发送时钟信号相位。方法2200在步骤2222处结束。
根据本发明的另一实施例，参照图23，描述了一种将数据从与收发器系统的接收信道连接的第一外部组件传输到与收发器系统的发送信道连接的第二外部组件的方法。该外部组件包括，但不限于磁盘驱动器。方法2300开始于步骤2302。在步骤2302，来自第一外部组件的外部组件数据在接收信道处被接收。在步骤2304，该外部组件数据及接收时钟相位数据被从接收信道传输至发送信道。在步骤2306，发送时钟信号与每一接收时钟相位数据的接收时钟信号锁相。在步骤2308，该外部组件数据被从发送信道传输至第二外部组件。方法2300然后结束。
上面描述的系统和方法包括必不可少的二种相位差计算选项。在第一种选项中，相位差及方向在接收信道处被计算，并被传输至发送信道用于发送时钟相位的调整。该相位差及方向的计算是在发送信道处完成的。在第二种选项中，相位差及方向的计算在发送信道中完成。该两种选项倾向于在系统中被编程，以使每一种均可选。采用第一种选项的优点在于传送的位更少。采用第二种选项的优点在于，如果接收信道与发送信道彼此距离很远，在发送信道本地进行计算更安全。如果在这种情况下采用第一种选项，则相位差随其到达发送信道的时间再次更改，使数据完整性处于危险中。
结论该揭露呈现了一种具有与接收时钟信号锁相的发送时钟信号相位的收发器系统。该揭露还呈现了一种将数据从与收发器系统(如此处描述的)的接收信道连接的第一外部组件传输到与收发器系统的发送信道连接的第二外部组件的方法。通过利用诸如本发明的合适的机构来强制来控制相位，一种强大的设计可使其中设备的发送频率追踪到接收频率，而不损失数据/信息。虽然本发明的各种实施例在前文已被描述，可理解为其仅用于经由实例来呈现，而不是限定于此。在不脱离附加的权利所定义的发明范围内进行各种形式上的变化及细化是可被本领域的技术人员所理解的。因此，本发明的宽度和范围并不限于前文揭露的任何示例性实施例，其应被定义为仅按照随后的权利要求及其等效。
权利要求
1.一种在收发器中将接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的方法，其特征在于，包括存储接收信道的在先接收时钟信号相位；识别接收信道的当前接收时钟信号相位；确定在先接收时钟信号相位与当前接收时钟信号相位之间的相位差；识别在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向；以及基于所述相位差及方向将发送信道的在先发送时钟信号相位调整到发送信道的当前发送时钟信号相位。
2.如权利要求1所述的方法，其特征在于，所述存储步骤、识别当前接收时钟信号相位步骤、确定步骤、及识别方向步骤均在接收信道中发生。
3.如权利要求1所述的方法，其特征在于，进一步包括提供所述相位差及方向给发送信道的步骤，且调整步骤在发送信道中发生。
4.如权利要求3所述的方法，其特征在于，所述调整步骤包括在接收时钟信号脉冲上，接收并写所述相位差及方向到重定时模块；以及在发送时钟信号脉冲上，基于所述相位差及方向从重定时模块中读出新的发送时钟相位数据。
5.一种用于将接收时钟信号相位与发送时钟信号相位同步的系统，其特征在于，该系统包括接收信道；以及发送信道；其中，发送信道基于接收时钟信号相位数据将发送时钟信号相位与接收时钟信号相位同步。
6.如权利要求5所述的系统，其特征在于，进一步包括用于将接收时钟信号相位数据从接收信道传送至发送信道的装置。
7.如权利要求5所述的系统，其特征在于，接收信道及发送信道均为收发器的一部分。
8.一种用于将接收时钟信号相位与发送时钟信号相位同步的系统，其特征在于，该系统包括接收信道，其输出当前接收时钟信号脉冲及接收时钟相位数据；以及发送信道，其包括发送时钟信号，且其从接收信道接收当前接收时钟信号脉冲及接收时钟相位数据；其中，发送信道基于接收时钟相位数据将发送时钟信号相位与接收时钟信号相位同步。
9.如权利要求8所述的系统，其特征在于，进一步包括用于将当前接收时钟信号脉冲及接收时钟相位数据从接收信道传送至发送信道的装置。
10.一种将发送时钟信号相位与接收时钟信号相位锁相的方法，其特征在于，包括接收预定的在先接收时钟相位与当前接收时钟信号相位间的相位差及方向；接收当前接收时钟信号相位；存储所述当前接收时钟信号相位作为存储的在先接收时钟信号相位；确定在先接收时钟信号相位与当前接收时钟信号相位之间计算的相位差及方向；接收相位控制选择信号；根据所述相位控制选择信号，选择预定的相位差和方向或者计算的相位差及方向，作为选定的相位差及方向；接收在先发送时钟信号相位；以及根据所述选定的方向，将所述选定的相位差与在先发送时钟信号相位相加或相减，以获得调整过的发送时钟信号相位。
全文摘要
本发明提供了一种在收发器中将接收信道的接收时钟信号相位与发送信道的发送时钟信号相位同步的系统和方法。该系统包括接收信道和发送信道，其中，该发送信道基于接收时钟信号相位数据将发送时钟信号相位与接收时钟信号相位同步。该方法包括存储接收信道的在先接收时钟信号相位并识别接收信道的当前接收时钟信号相位。该方法进一步包括确定在先接收时钟信号相位与当前接收时钟信号相位之间的相位差，并识别在先接收时钟信号相位与当前接收时钟信号相位之间的相位差的方向。该方法进一步包括基于相位差及方向将发送信道的在先发送时钟信号相位调整到发送信道的当前发送时钟信号相位。
文档编号H04L25/00GK1677916SQ20051006259
公开日2005年10月5日 申请日期2005年3月28日 优先权日2004年3月31日
发明者阿巴斯·埃米里奇梅, 霍华德·鲍默, 约翰·路易, 瓦苏德万·帕萨瑟拉思, 琳达·英 申请人:美国博通公司