专利名称：一种数字比特位同步方法
技术领域：
本发明涉及电子工程领域，进一步涉及一种应用于ATSC高清广播电视数字传输系统接收端基带信号位同步的方法。
背景技术：
ATSC(Advanced Television Systems Committee，高级电视业务顾问委员会)是美国数字电视大联盟提出的一种高清数字电视广播传输技术。它采用了6M传输带宽，调制方式为8进制幅度基带调制方式。ATSC高清数字电视广播传输技术是一种数字通信技术，它要求接收机实现数字离散值判决。对于数字离散值判决，选择最佳判决点，也就是数字比特位同步技术，是实现正确数字信号传输的关键技术之一。目前数字比特位同步技术一般采用锁相环对接收数据的相位进行跟踪，从而使判决点在最佳判决点附近。如图1所示，其整个电路结构是基于模拟电路来实现的，但是模拟电路存在不可靠性，故需要提出一种纯数字的数字位同步方法。
发明内容
本发明要解决的技术问题是，提供一种数字比特位同步方法，采用纯数字的处理方式来实现ATSC的数字位同步，输出信号可达到预期的处理效果，同时降低原先模拟电路的不可靠性。
为了达到上述目的，本发明提供一种数字比特位同步方法，其包含以下步骤步骤1、模/数转换采样时钟对输入的模拟信号进行2倍过采样，得到数字信号；步骤2、数据滤波若内插滤波器接收到控制器发出的控制信号，则处于工作状态，对接收的采样得到的数字信号进行数据滤波；
若内插滤波器没有接收到控制器发出的控制信号，则处于非工作状态，直接输出接收的采样得到的数字信号；步骤3、数据鉴相鉴相器接收内插滤波器的输出信号，对其进行鉴相操作；步骤4、环路滤波环路滤波器接收鉴相器的输出信号，对其进行环路滤波；步骤5、累加控制控制器接收环路滤波器的输出信号，进行累加处理；若累加值达到预定阈值，控制器输出控制信号至内插滤波器，使内插滤波器处于工作状态，同时清零控制器；若累加值没有达到预定阈值，控制器不输出控制信号至内插滤波器，使内插滤波器处于非工作状态；步骤6、2倍降采样2倍降采样器接收内插滤波器的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。
步骤1中，所述的采样时钟具有4倍带通信号的带宽。
步骤1中，所述的采样时钟由独立的、自由振荡的晶振提供。
步骤2中，所述的内插滤波器处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数Sinc(x)＝Sin(x)/x。
步骤3中，所述的鉴相器对接收信号进行鉴相操作，将得到的鉴相结果ut(2r)输出u(2r)＝x(2r-1){x(2r)-x(2r-2)}；其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。
步骤4中，所述的环路滤波器是有源比例积分器，其对接收信号进行环路滤波，滤除信号中的高频分量，即y(n)＝y(n-1)+c1[u(n)-u(n-1)]+c2u(n)；c1＝2ωnξ/K；c2=ωn2/(Kf);]]>其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ωn为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。
本发明提供的数字比特位同步方法，不需要对采样时钟的晶振进行控制；采用纯数字处理方式来实现ATSC的数字位同步，模拟信号通过2倍过采样后，就可以作为数字输入信号，通过后续的数字电路处理，得到在最佳采样点附近采样得到的数据，处理结果可达到预期目标，降低了原先模拟电路的不可靠性。
图1是背景技术中的锁相环位同步的电路结构图；图2是本发明提供的数字比特位同步方法的示意图；图3是本发明应用于抗多径系统的示意图。
具体实施例方式
以下根据图2和图3，以ATSC高清电视广播为例，具体说明本发明的一种较佳实施方式如图2所示，是本发明提供的数字比特位同步方法的示意图，其包含步骤1、模/数转换采样时钟1(型号为AD9246BSVZ-105)对输入的模拟信号进行2倍过采样，得到数字信号；所述的采样时钟1具有4倍带通信号的带宽；其由独立的、自由振荡的晶振7提供；ATSC高清电视广播传输带通信号的带宽是6M，输入的模拟信号由24.4MHz的采样频率的时钟进行采样，提供采样时钟的晶振是独立的，自由振荡的，振荡频率为24.4MHz。
步骤2、数据滤波若内插滤波器2(型号为xilinx XC4VSX55)接收到控制器5发出的控制信号，则处于工作状态，对接收的采样得到的数字信号进行数据滤波；此时该内插滤波器2即是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数Sinc(x)＝Sin(x)/x；若内插滤波器2没有接收到控制器5发出的控制信号，则处于非工作状态，直接输出接收的采样得到的数字信号；步骤3、数据鉴相鉴相器3(型号为SV2100)接收内插滤波器2的输出信号，对其进行鉴相操作，将得到的鉴相结果ut(2r)输出
u(2r)＝x(2r-1){x(2r)-x(2r-2)}；其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。
步骤4、环路滤波环路滤波器4(型号为SV1100)接收鉴相器3的输出信号，对其进行环路滤波，滤除信号中的高频分量，即y(n)＝y(n-1)+c1[u(n)-u(n-1)]+c2u(n)；c1＝2ωnξ/K；c2=ωn2/(Kf);]]>其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ωn为环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。
步骤5、累加控制控制器5(型号为74HC4060)接收环路滤波器4的输出信号，进行累加处理；若累加值达到预定阈值，控制器5输出控制信号至内插滤波器2，使内插滤波器2处于工作状态，同时清零控制器5；若累加值没有达到预定阈值，控制器5不输出控制信号至内插滤波器2，使内插滤波器2处于非工作状态；步骤6、2倍降采样2倍降采样器6(型号为74HC377)接收内插滤波器2的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。
本发明提供的数字比特位同步方法，如图3所示，可具体应用于数字抗多径系统中；在该系统中，基带信号的采样频率为24.4MHz；本发明中的采样时钟1的型号为AD9246BSVZ-105，内插滤波器2可以直接用Xilinx公司的数字有限冲激响应滤波器IP来实现，只需在调用IP时，填入相应的抽头系数即可。从实际效果来看，使用本发明可以达到预期的目标。
本发明提供的数字比特位同步方法，不需要对采样时钟的晶振进行控制；采用纯数字处理方式来实现ATSC的数字位同步，模拟信号通过2倍过采样后，就可以作为数字输入信号，通过后续数字电路处理，得到在最佳采样点附近采样得到的数据，处理结果可达到预期目标，降低了原先模拟电路的不可靠性。
权利要求
1.一种数字比特位同步方法，其特征在于，包括以下步骤步骤1、模/数转换采样时钟(1)对输入的模拟信号进行2倍过采样，得到数字信号；步骤2、数据滤波若内插滤波器(2)接收到控制器(5)发出的控制信号，则处于工作状态，对接收的采样得到的数字信号进行数据滤波；若内插滤波器(2)没有接收到控制器(5)发出的控制信号，则处于非工作状态，直接输出接收的采样得到的数字信号；步骤3、数据鉴相鉴相器(3)接收内插滤波器(2)的输出信号，对其进行鉴相操作；步骤4、环路滤波环路滤波器(4)接收鉴相器(3)的输出信号，对其进行环路滤波；步骤5、累加控制控制器(5)接收环路滤波器(4)的输出信号，进行累加处理；若累加值达到预定阈值，控制器(5)输出控制信号至内插滤波器(2)，使内插滤波器(2)处于工作状态，同时清零控制器(5)；若累加值没有达到预定阈值，控制器(5)不输出控制信号至内插滤波器(2)，使内插滤波器(2)处于非工作状态；步骤6、2倍降采样2倍降采样器(6)接收内插滤波器(2)的输出信号，进行2倍降采样，得到在最佳采样点附近采样得到的数据。
2.如权利要求1所述的数字比特位同步方法，其特征在于，步骤1中，所述的采样时钟(1)具有4倍带通信号的带宽。
3.如权利要求1所述的数字比特位同步方法，其特征在于，所述的采样时钟由独立的、自由振荡的晶振(7)提供。
4.如权利要求1所述的数字比特位同步方法，其特征在于，所述的内插滤波器(2)处于工作状态时，是一有限冲激响应滤波器，脉冲冲激响应函数是采样函数Sinc(x)＝Sin(x)/x。
5.如权利要求1所述的数字比特位同步方法，其特征在于，所述的鉴相器(3)对接收信号进行鉴相操作，将得到鉴相结果ut(2r)输出ut(2r)＝x(2r-1){x(2r)-x(2r-2)}；其中，r表示从1开始的自然数；2r表示鉴相的输出按2选1的方式选择序列中的数据。
6.如权利要求1所述的数字比特位同步方法，其特征在于，所述的环路滤波器(4)对接收信号进行环路滤波，滤除信号中的高频分量，即y(n)＝y(n-1)+c1[u(n)-u(n-1)]+c2u(n)；c1＝2ωnξ/K；c2=ωn2/(kf);]]>其中，n表示步骤3的输出序列的顺序，n为从1开始的自然数；ωn环路带宽，ξ为阻尼系数；K为增益系数；f为采样频率。
全文摘要
一种数字比特位同步方法，其包含步骤1、模/数转换；步骤2、数据滤波；步骤3、数据鉴相；步骤4、环路滤波；步骤5、累加控制；步骤6、2倍降采样。本发明提供的数字比特位同步方法，采用纯数字处理方式实现ATSC的数字位同步，模拟信号通过2倍过采样后，得到数字输入信号，通过后续数字电路处理得到在最佳采样点附近采样得到的数据，结果达到预期目标，降低原先模拟电路的不可靠性。
文档编号H04L27/06GK1988435SQ20061014745
公开日2007年6月27日 申请日期2006年12月19日 优先权日2006年12月19日
发明者刘才勇, 竺海安, 王国中 申请人:上海广电(集团)有限公司中央研究院