数字锁相环dpll、控制dpll的方法和使用dpll的超低功率收发器的制造方法
【专利说明】数字锁相环DPLU控制DPLL的方法和使用DPLL的超低功 率收发器
[0001] 本申请要求于2014年1月20日提交到韩国知识产权局的第10-2014-0006934号 韩国专利申请的权益，该韩国专利申请的公开通过出于所有目的的引用全部包含于此。
技术领域
[0002] 下面的描述涉及一种数字锁相环（DPLL)、控制DPLL的方法和使用DPLL的超低功 率（ULP)收发器。
【背景技术】
[0003] 通常，在超低功率（ULP)系统中，射频（RF)收发器消耗大部分功率。此外，在RF 收发器中，RF模拟器件的RF块消耗大部分功率。在ULP系统中，功率放大器因短的信号到 达距离而消耗较少的功率，而压控振荡器（VCO)和锁相环（PLL)消耗更多的功率。此外，由 于在大多数RF收发器中，功率始终被施加到PLL和VC0,因此，可消耗大量功率。
【发明内容】
[0004] 提供该
【发明内容】
以按照简化形式介绍构思的选择，下面将在【具体实施方式】中进一 步描述所述构思。该
【发明内容】
不意图确认要求保护的主题的关键特征或必要特征，也不意 图用作帮助确定要求保护的主题的范围。
[0005] 在一个总体方面中，提供一种锁相环PLL，包括：计数器，被构造为在屏蔽时间期 间测量振荡器的压控振荡器（VCO)信息；频率调谐器，被构造为基于通过将VCO信息与目标 频率信息进行比较而获得的比较结果，将振荡器的频率调谐为目标频率。
[0006] 所述PLL还可包括比较器，所述比较器被构造为将VCO信息与目标频率信息进行 比较，以获得比较结果。
[0007] 所述PLL还可包括：时序产生器，被构造为对参考频率进行分频，并基于分频的参 考频率提供将被用于操作计数器、比较器和频率调谐器的时序信号。
[0008] 所述PLL还可包括映射表，所述映射表被配置为预先存储在预定范围中的多个频 率之中的与屏蔽时间对应的频率中的每个频率的目标频率信息。
[0009] 目标频率信息可包括在对振荡器的频率进行粗调谐所需的并与目标频率对应的 屏蔽时间期间振荡器振荡的次数以及在对振荡器的频率进行细调谐所需的并与目标频率 对应的屏蔽时间期间振荡器振荡的次数中的任何一个或两者。
[0010] 频率调谐器可包括：第一调谐控制器，被构造为基于比较结果将振荡器的频率粗 调谐为目标频率；第二调谐控制器，被构造为基于比较结果，将振荡器的频率细调谐为目标 频率。
[0011] 响应于振荡器的频率与目标频率匹配，PLL可被构造为将功率提供给将要用于保 持振荡器的频率与目标频率匹配的频率调谐器。
[0012] VCO信息可包括振荡器的频率和在屏蔽时间期间振荡器振荡的次数中的任何一个 或两者，计数器可被构造为对振荡器振荡的次数进行计数。
[0013] 所述PLL还可包括振荡器，所述振荡器被构造为在数据发送和接收时间期间以调 谐的频率振荡。
[0014] 在另一总体方面中，提供一种控制锁相环（PLL)的方法，所述方法包括：在屏蔽时 间期间测量振荡器的压控振荡器（VCO)信息，并基于通过将VCO信息与目标频率信息进行 比较获得的比较结果，将振荡器的频率调谐为目标频率。
[0015] 所述方法还可包括：将VCO信息与目标频率信息进行比较，以获得比较结果。
[0016] 所述方法还可包括：对参考频率进行分频，并基于分频的参考频率提供将被用于 操作PLL的时序信号。
[0017] 所述方法还可包括：预先存储在预定范围中的多个频率之中的与屏蔽时间相应的 频率中的每个频率的目标频率信息。
[0018] 所述调谐可包括：基于比较结果将振荡器的频率粗调谐为目标频率；基于比较结 果将振荡器的频率细调谐为目标频率。
[0019] 所述方法还可包括：响应于振荡器的频率与目标频率匹配，提供功率以用于保持 振荡器的频率与目标频率匹配。
[0020] 所述测量可包括：对振荡器振荡的次数进行计数。
[0021] 所述方法还可包括：在数据发送和接收时间期间以调谐的频率振荡。
[0022] 在另一总体方面中，提供一种具有锁相环（PLL)的超低功率（ULP)收发器，所述 ULP收发器包括：接收（Rx)路径，被构造为在Rx模式下接收数据；发送（Tx)路径，被构造 为在Tx模式下发送数据。ULP收发器还包括PLL，所述PLL被构造为在Rx模式和Tx模式 的屏蔽时间期间测量振荡器的压控振荡器VCO信息，并基于通过将VCO信息与目标频率信 息进行比较而获得的比较结果将振荡器的频率调谐为目标频率。
[0023] 响应于振荡器的频率与目标频率匹配，PLL可被构造为提供功率，以用于保持振荡 器的频率与目标频率匹配。
[0024] 在另一总体方面中，提供一种锁相环（PLL)，包括：计数器，被构造为在屏蔽时间 期间对振荡器振荡的次数进行计数；比较器，被构造为将振荡器振荡的次数与和目标频率 相应的振荡器振荡的目标次数进行比较。PLL还包括频率调谐器，所述频率调谐器被构造为 基于所述比较将振荡器的频率调谐为目标频率。
[0025] 振荡器振荡的目标次数可在对振荡器的频率进行粗调谐所需的粗屏蔽时间期间 或在对振荡器的频率进行细调谐所需的细屏蔽时间期间。
[0026] 频率调谐器可包括：第一调谐控制器，被构造为基于所述比较在第一时间段期间 将振荡器的频率粗调谐为目标频率；第二调谐控制器，被构造为基于所述比较在大于第一 时间段的第二时间段期间将振荡器的频率细调谐为目标频率。
[0027] 从附图、权利要求和下面的【具体实施方式】中，其它特征和方面将是清楚的。
【附图说明】
[0028] 图1是示出根据现有技术的使用模拟锁相环（APLL)的收发器的示图。
[0029] 图2是示出根据现有技术的APLL的操作的时序图。
[0030] 图3是示出使用数字PLL(DPLL)的超低功率（ULP)收发器的示例的示图。
[0031] 图4是示出针对每个模式的收发器的操作的示例的时序图。
[0032] 图5是示出DPLL的示例的示图。
[0033] 图6是示出收发器的状态的示例的示图。
[0034] 图7是示出DPLL的操作的示例的时序图。
[0035] 图8是示出控制DPLL的方法的示例的流程图。
[0036] 贯穿附图和【具体实施方式】，除非另外描述或提供，相同的附图标记将被理解为表 示相同的元件、特征和结构。附图可能不按比例，并且为了清楚、说明和方便起见，可夸大附 图中的元件的相对尺寸、比例和描绘。
【具体实施方式】
[0037] 提供以下描述以帮助读者获得对这里描述的方法、设备和/或系统的全面理解。 然而，这里描述的系统、设备和/或方法的各种改变、修改和等同物对于本领域的普通技术 人员将是清楚的。描述的处理步骤和/或操作的进行是示例；然而，如本领域所知的那样， 除了必须按特定顺序发生的步骤和/或操作之外，处理步骤和/或操作的顺序不限于这里 所阐明的顺序并可被改变。此外，为了更加清晰和简明，可省略对本领域普通技术人员已知 的功能和结构的描述。
[0038] 这里描述的特征可以以不同的形式实现，并且不被解释为局限于这里描述的示 例。相反，已提供这里描述的示例，使得本公开将是彻底的和完整的，并且将向本领域普通 技术人员传达本公开的全部范围。
[0039] 图1示出根据现有技术的使用模拟锁相环（APLL)的收发器100。通常，在超低功 率（ULP)监视系统中，射频（RF)收发器可消耗大部分功率。此外，在RF收发器中使用的低 噪声放大器（LNA)和合成器可消耗大部分功率。此外，RF收发器可占据基于整个电路区域 的相当大的区域。
[0040] 基于超再生振荡器（SRO)来构造图1的收发器100。以下，"基于SRO构造的收发 器"可被称为"SR0收发器"。SRO的频率合成器可包括例如APLL。如图1中所示，APLL包 括相位频率检测器（PFD)、主充电泵（CP)、环路滤波器（LF)、泄露补偿单元和分频器。
[0041] SRO收发器100的APLL还包括CP不匹配补偿单元、自动淬火波形产生器（QWG)、 接收（Rx)预分频器（prescaler)、发送（Tx)预分频器和匹配电路。此外，SRO收发器100 的Rx路径包括差分单端转换器（DSC)、包络检测器（ED)、可变增益放大器（VGA)和模数转 换器（ADC)。
[0042] 例如，参照图1，压控振荡器（VCO)的频率信息可与PFD中的参考频率进行比较，