可 在主CP中调整VCO的控制电压，因此，可执行锁频。当在Rx模式下，VCO的电流接通或断 开时，可不执行锁频，因此，可在泄露补偿单元中保持控制电压。然而，在泄露补偿单元中， 可消耗大量功率，并且可降低精度。
[0043] 通常，在APLL中，可产生精确的本地振荡（LO)信号。然而，由于如在图1中所示， 在SRO收发器100中，在Rx模式下，PLL可不操作，因此PLL可能需要断开，这可降低精度。 此外，SRO收发器100的APLL可消耗极大量的功率，并可占据相当大的面积。
[0044] 另外，基于使用APLL的SRO结构的接收器可包括频率合成器，所述频率合成器被 构造为在Rx模式下，使用APLL锁定期望的频率，将相应频率信息数字化并存储所述频率信 息，并且使用存储的频率信息。因此，由于在Rx模式下，VCO电流可接通和断开而不管被应 用的APLL，因此，APLL可不继续操作。结果，在锁频之后的数字化期间，可降低精度。
[0045] 在所有数字PLL(DPLL)中，可能需要消耗较多功率并占据较大面积的单元，例如， 时间数字转换器（TDC)和数字滤波器。在一个示例中，通过将DPLL应用到收发器，可实现使 操作能够在Rx模式下被独立执行同时又减小功耗和面积的结构。例如，考虑功耗和面积， 与APLL相比，可独创地增强DPLL。此外，当通过DPLL锁定了期望的频率时，可断开DPLL的 大部分单元，因此可降低总体平均功耗。
[0046] 根据各种示例的DPLL可不使用需要高功耗和大面积的单元，例如，包括在APLL中 的PFD、CP、预分频器（prescaler)和泄露补偿单元或包括在所有DPLL中的TDC。例如，DPLL 可包括消耗较少功率并占据较小面积的数字电路，例如，计数器、比较器和映射表。映射表 可包括例如寄存器。
[0047] 图2示出根据现有技术的APLL的操作的示例。图2示出在SRO收发器中的APLL 的操作的时序图。当执行初始PLL锁定时，在Rx模式下，PLL(例如，APLL)可不操作，可消 耗大量功率，因此，PLL可不一直接通。例如，当在初始校准期间执行粗调谐和细调谐时，PLL 可断开。
[0048] 通过图1的泄露补偿单元的操作，可在PLL的断开时间段（补偿接通）期间补偿 因泄露而导致的控制电压改变。然而，参照图2,当执行了补偿时，可发生精度的问题。由于 可通过预定的时钟时序附加地执行补偿，因此可产生激励（spur)分量以降低PLL的性能中 的相位噪声的性能。
[0049] 此外，大量功率可被在泄露补偿单元中使用的ADC、比较器和运算放大器所消耗。
[0050] 图3示出使用DPLL 330的ULP收发器300。图3的ULP收发器300包括Rx路径 310、Tx路径320和DPLL 330。Rx路径310被构造为在Rx模式下接收数据。Tx路径320 被构造为在Tx模式下发送数据。DPLL 330被构造为在Rx模式和Tx模式中的每个模式下 的屏蔽时间期间测量振荡器的VCO信息，并基于通过将VCO信息与预先存储在映射表中的 目标频率信息进行比较获得的比较结果，将振荡器的频率调谐为目标频率。
[0051] Rx路径310可包括例如SR0。不同的振荡器可被用在Rx路径310和Tx路径320 中。可通过数字调谐单元331对振荡器的频率进行调谐。
[0052] 可基于例如SRO方案来构造 ULP收发器300。基于Rx模式和Tx模式来执行切换， 因此，ULP收发器300被构造为用作单个DPLL电路，例如，DPLL330。在ULP收发器300中， Rx路径310在Rx模式下操作，Tx路径320在Tx模式下操作。
[0053] 在一个示例中，DPLL 330基于在振荡器中初始设置的频率对在屏蔽时间（例如， 提供屏蔽信号的时间）期间振荡器振荡的次数进行计数。在该示例中，DPLL 330对振荡器 进行调谐以在目标频率（例如，期望的频率）操作。振荡器可包括用于对频率进行调谐的 电容器组。电容器组可包括例如金属氧化物硅（MOS)电容器。在该示例中，DPLL 330可被 构造为从用于控制电容器组的控制码的最高有效位（MSB)至最低有效位（LSB)顺序地执行 调谐，使得振荡器可具有期望的频率。
[0054] 通过通道选择信号（例如，CH_SEL〈4:0>)来选择期望的频率。通过改变通道选择 信号的值，DPLL 330的内部参考值改变。内部参考值可以是例如通过在屏蔽时间期间进行 计数获得的校正值。通道选择信号CH_SEL〈4:0>可包括五位（bit)，然而，不限于此。例如， 通道选择信号可包括至少两位。
[0055] 详细地，在变量的后部描述的"<X:0>"指示变量包括从"0"至"X"的位，即"x+1" 位。变量的位仅是示例，因此，可基于设计改变变量的位。
[0056] 当由DPLL 330通过上述操作来完成频率调谐时，ULP收发器300可基于Rx模式 和Tx模式操作。
[0057] 在一个示例中，使用DPLL 330而不是使用典型的APLL来实现在ULP收发器300中 使用的频率合成器。在APLL中，在2. 4吉赫兹（GHZ)的频带中，可消耗极大量的功率，并且 相当大的面积可被包括在收发器中的频率合成器所占据。此外，由于在如上所述的SRO结 构中，在Rx模式下，APLL可不继续操作，因此，可能难以满足频率精度。DPLL 330可包括数 字单元，例如，计数器、比较器和寄存器，因此可消耗较少的功率并可占据较小的面积。
[0058] 可基于对在屏蔽时间期间振荡器振荡的次数进行计数的结果来调整振荡器的电 容器组，因此，可设计ULP收发器300来满足DPLL 330的处理时间，各种应用领域中的频率 分辨率所需的处理时间和精度。可基于例如包括在电容器组中的电容器的数量来确定频率 分辨率。
[0059] 在一个示例中，在屏蔽时间或屏蔽间隔期间，计数器（例如，数字计数器）可对振 荡器的输出进行计数，基于初始电容（例如，电容器组的电容器的初始值）来确定该振荡器 的频率。在该示例中，DPLL 330可将计数的VCO信息与针对每个频率定义的映射表中的目 标频率信息进行比较。DPLL 330可基于比较结果调整振荡器的电容器组，并可将振荡器的 频率调谐为期望的频率，例如，目标频率。
[0060] 当完成DPLL 330的所有操作时，DPLL 330可通过断开除了寄存器之外的所有模 块来使功耗最小化。寄存器可被构造为保持可与例如预定电容器的值相应的电容器组的控 制位。
[0061] 可基于振荡器振荡的次数被计数的时间（例如，屏蔽时间）或基于电容器组的频 率分辨率来配置频率精度。例如，随着屏蔽时间增加，被DPLL 330锁定的振荡器的频率和 期望的目标频率之间的误差可减小。在另一示例中，随着包括在电容器组中的电容器的数 量增加，被DPLL 330锁定的振荡器的频率和目标频率之间的误差可减小。例如，电容器的 数量可与电容器组的控制位成比例。
[0062] 通过调整例如频率精度，DPLL 330可被设计成用于各种应用领域。因此，DPLL 330 可具有可扩展到各种应用领域的技术可扩展性。随着频率精度提高，被DPLL 330锁定的振 荡器的频率和目标频率之间的误差可减小。
[0063] 图4示出针对每个模式的收发器的操作的示例。图4示出SRO收发器的总体时序 图。例如，执行Tx模式和Rx模式之间的切换。在该示例中，PLL在预定时间段（例如，Tx PLL接通和Rx PLL接通）期间执行锁定（例如，Tx PLL锁定和Rx PLL锁定）。当在Tx模 式和Rx模式下执行锁定时，SRO收发器断开PLL (例如，Tx PLL断开和Rx PLL断开），同时 保持通过锁定操作确定的电容器组的电容器的值，因此，可使总体平均功耗最小化。
[0064] 图5示出DPLL 500的示例。参照图5，DPLL 500包括计数器510、频率调谐器520、 数字比较器530、时序产生器540、映射表550和振荡器560 (例如，VC0)。例如，当振荡器 560的频率与目标频率匹配时，DPLL 500可仅向频率调谐器520提供功率。
[0065] 计数器510在屏蔽时间期间测量针对振荡器560的VCO信息。VCO信息可包括例 如振荡器560的频率和在屏蔽时间（例如，VC0_CNT〈17:0>)期间振荡器560振荡的次数。 例如，计数器510可对在屏蔽时间期间振荡器560振荡的次数进行计数。
[0066] 计数器510可以是例如18位计数器。在下面的描述中，计数器510在预定时间段 期间对被分频的振荡器560的输出信号（例如，VC0_DIVK)进行计数。由时序产生器540的 信号CNT_MASK来激活计数器510执行计数的时间。此外，