用于经由信号线传输信号的装置和方法

专利名称：用于经由信号线传输信号的装置和方法
技术领域：
本发明涉及用于将信号经由信号线传输到例如装置的装置和 方法，其可应用在计算一几系统(例如，存储系统或图形系统)中用 于总线的发送器或发送器电路的领域中。
背景技术：
在现代计算机系统中，经由高速总线传输数据，该高速总线连 接至发送侧上的发送器或发送器电路并连接至总线的接收侧上的 接收器或接收器电路。发送器和接收器都可以连接至总线的单条信 号线、 一组信号线或所有信号线。根据具体的总线结构，在双向总 线的情况下，各条信号线均可以同时连接至总线的两侧上的发送器 和接收器，从而使相同的信号线能够用于两个方向上的lt据通信。 然而，现代的总线结构通常利用不同的信号线或子总线结构来相对 于两个不同的方向进行通信。因此，在这些情况下，每条信号线连 接至总线的任一侧上的接收器电路或发送器电路。
然而，大多数高速总线结构通常需要某种同步、共用时钟信号 的产生、校准时钟信号的产生、或基于另一时钟信号或基于经由一 条或多条信号线传输的信号的时钟信号的恢复。这种基于经由信号
线传输的信号的时钟信号的恢复通常被称为CDR (时钟和数据恢复)。
例如，可以在现代存储系统的领域中发现这种高速计算机总线
的实例，尤其是在基于FBDIMM(FBDIMM-全緩沖双列直插内存 才莫块)的所谓FBDIMM结构中。
然而，现^计算才几:技术和新的计算才几系统的发展和i殳计中的重 要挑战来自功耗领域，其在某些情况下是严格的限制因素。例如， 在移动计算领i^戈，蓄电池或电池的容量限制了可利用的电能，而在
固定系统中，功耗通常受限于所包括的部件的温度限制。因此，在 许多系统中，必须采用省电模式以降低功耗。
例如，现在FBDIMM系统中高速4姿口的扭克念才是出断电才莫式， 其中，切断大多凄t肆毛电电3各。然而，在可以经由高速总线可靠;t也发 送凄t据命令、状态4言息、和其它〗言号之前，在重新启动已切断的电 路以使所有部件恢复到运转状态之后的唤醒时间要求执行CDR以 及数据/帧对准(alignment,同步)。在可以启动数据/帧对准结构中 的对准程序之前，由于首先在CDR结构中的控制回路必须稳定， 所以CDR和lt据/帧对准都需要长时间以达到稳定。也就是说，首 先在CDR的情况下控制回3各必须稳、定，4妄着才能启动必须等;f寺构 造数据的对准程序。

发明内容
根据本发明的一个实施例，用于经由信号线传输信号的装置包 括发送器，包括可连接至信号线的输出端，该发送器用于在省电才莫 式下输出同步信号和在正常操作模式下输出有用信号，其中，同步 信号包括与有用信号的幅度相比减小的幅度，并包括周期数据模式 以使同步信号允许保持同步信号和接收器中的基准信号的对准。
根据本发明的另 一 实施例，用于经由信号线传输信号的装置包 括发送器，包括可连接至信号线的输出端，该发送器用于在省电才莫
式下输出同步信号和在正常操作才莫式下输出具有传输频率的有用 信号，其中，同步信号包括与有用信号的幅度相比减小的幅度并包
括低于传输频率的非零频率。
根据本发明的另一实施例，信号发送器和接收器系统包括信 号线；发送器，包括连接至信号线的输出端，该发送器用于在省电 模式下输出同步信号和在正常操作模式下输出有用信号；以及接收 器，连接至信号线，其中，同步信号包括与有用信号的幅度相比减 小的幅度，并包括周期数据模式以使同步信号允许保持同步信号和 接收器中的基准信号的对准。


以下，参考附图描述本发明的实施例。
图1示出了用于经由信号线传输信号的装置的第一实施例的框
图2示出了信号发送器和接收器系统的实施例，其包括经由信 号线传输信号的装置的实施例；以及
图3a至图3e示出了允许保持关于用于传输信号的装置实施例 的同步信号和基准信号的对准的周期数据模式的五个实例。
具体实施例方式
图1至图3e示出了根据本发明的框图和周期数据模式的实例。 在参照图2和图3a至图3e描述本发明的第二实施例之前，参照图 1所示的框图的图示说明用于经由信号线传输信号的装置的第 一实施例。
图1示出了用于经由信号线110 (其可连4妄至装置100的实施 例的连接器或端子120)传输信号的装置100的第一实施例的框图。 装置100的实施例包括发送器或发送器电路130，其经由发送器130 的输出端连接至连接器120，从而发送器可连接至信号线110。才艮 据操作模式，发送器130将不同的信号提供给信号线110，其被假 定为连4妄至连4妄器120，,人而连4妄至发送器130。
更确切地，在省电模式下，发送器130将同步信号(在图1中 表示为SYNC)提供给信号线110，该同步信号包括与在正常操作 模式下由发送器130输出的有用信号的幅度相比减小的幅度。在图 1中，有用信号一皮表示为WS。同步信号SYNC包括周期凄史据才莫式， 以使同步信号允许保持同步信号SYNC和图1中未示出的接收器中 的基准信号或基准时钟信号的对准。
如将在图3a至图3e的情况下更详细描述的，同步信号SYNC 是基于有用信号的传输频率，但包括经由信号线传输、具有与有用 信号的幅度相比减小的幅度的周期数据模式。周期数据模式包括两 个不同的信号电平之间的至少一个跃迁，以使由于数据模式的周期 性而产生的同步信号SYNC包括有效频率或非零频率，其通常低于 正常操作模式下有用信号的传输频率。如以下将更详细描述的，具 有至少 一个跃迁的有限数据模式的重复导致包括周期数据模式的 同步信号的产生。也就是说，同步信号SYNC包括非零频率，其通 常小于正常操作模式下有用信号的传输频率，从而AC分量存在于 同步信号中。根据细节和具体的实施以及环境条件，同步信号SYNC 的非零频率或有效频率通常是在频域中具有最大幅度的AC分量 (AC二交流)。
以用于经由信号线传输信号的装置100的形式的本发明实施例 的优点在于发送器130或装置IOO在省电才莫式下消耗明显较少的功 率，这主要由与正常操作模式下的有用信号WS相比同步信号SYNC的幅度减小而引起。然而，由于经由信号线IIO传输同步信 号SYNC,所以接收器能够基于经由信号线110传输的周期数据模 式、基于同步信号SYNC的有效频率或另一个基准信号保持同步信 号和基准信号(例如，可以分别通过接收器或时钟恢复在内部产生) 的乂于准(或者更确切;也i兌，相4立对准)，。
由于由信号线110引起的信号衰减通常随着频率的增大而变得 更大，所以同步信号SYNC的有效频率或非零频率的减小也降低了 信号线的衰减，乂人而可以简单地通过减小有效频率来进一步减小同 步信号SYNC的幅度。在正常操作模式下，当然不希望减小传输频 率，因为这会使总线或信号线110的可用带宽减小。
此外，本发明的实施例的优点是，由于同步信号SYNC不包括 编码信息或数据，所以并不要求无销-误地传输或几乎无4昔误地传输 同步信号SYNC。由于同步信号SYNC ^又才是供给具有保持同步信号 SYNC相对于接收器的基准信号对准或相位对准的能力的"t妾收器 (图1中未示出)，所以即使在没有减小同步信号SYNC本身的有 效频率或非零频率的情况下，只要通过接收器(图1中未示出)识 别到两个不同信号电平(其在省电模式下经由信号线110传输)的 足够数量的跃迁，就可以降低同步信号SYNC的幅度。
根据具体实施以及环境条件，小于或等于有用信号ws的幅度 的0.35倍的同步信号SYNC的减小幅度和/或小于或等于有用信号 WS的传4lr频率的0.1倍的同步信号SYNC的非零频率或有效频率 才是供了充分的省电性能并可^L实现。在一些实施例中，同步信号 SYNC的减小幅度约为有用信号WS幅度的1/3倍。在一些实施例 中，可以将同步信号SYNC的幅度减小到有用信号WS的幅度的 0.2倍以下的值。在以小于或等于有用信号WS的幅度的1/6倍的同 步信号SYNC的幅度进行操作的具有适当4妄收器的装置的实施例 中，甚至可以进一步减小同步信号的幅度以提高省电性能。以小于
或等于正常操作模式下的有用信号WS的传输频率的0.05倍的同步 信号SYNC的有效或非零频率纟喿作本发明的这种实施例。
因此，本发明的实施例是基于由于保持同步信号SYNC和接收 器中的基准信号的相位对准的可能性而产生的结果，并且可以通过 确保所提及的相位对准、以及同时通过减小发送器130的信号幅度 而降低功耗、以及通过传输为接收器允许CDR恢复而优化的(周 期的)tt据流或凄t据才莫式，来避免长的唤醒时间。如之前所示，将 参考图3a至图3e更详细地说明为时钟和凄史据恢复而优化的所传^T 的数据^t式或所传输的数据流。因此，用于经由信号线110传输信 号的装置100的实施例优于仅提供筒单断电模式的存储系统的可能 解决方法(其中，切断大多数功耗电路)之处在于，显著降低了使 所有部^f牛再次进入运转状态所需的唤醒时间，/人而避免了上述可能
解决方法的击夹点。
在更详细地描述本发明的第二实施例之前，应该注意，用相同 的参考标号表示具有相同或相似功能特性或特征的对象、结构、信 号和元件。除非另外明确地指出，可以参照彼此交换关于具有相似 或相同功能特性的对象、结构、信号、和元件的描述。
图2示出了包括连接至信号线110的发送器或发送器电路130 的信号发送器和接收器系统的实施例。在图2所示的实施例中，信 号线110为差分信号线110,其包括第一差分信号线110a和第二差 分信号线110b。差分信号线110a和110b都进一步包括静电屏蔽， 其连4妄至如图2所示的三角形表示的基准电位(相对于地电位， GND)。在才艮据FBDIMM结构的存^f诸系统的情况下，才艮据通信的方 向，信号线110可以是存储总线的10条或14条信号线中的一条。
发送器130包括差分驱动器140,其直接连接至信号线110， 或者更确切地说，连接至两条差分信号线110a、 110b。差分驱动器
140包括可控制电流源150，其可以例如纟皮实现为具有并列的可编 程电流反射镜的基于带隙的电流源，从而提供(恒定)电流，使得 根据控制信号，可以基于通过将一个或多个晶体管接入电流源150 的有效电路的控制信号控制或调整由电流源150提供的电流。然而， 同样可以使用可控制电流源250的其它实现，例如，可以是基于电 流发射器的为晶体管电路的操作放大器。
然而，差分驱动器140是CML型驱动器(CML =电流型逻辑 电路)，其有时也被称为ECL型驱动器(ECL-发射极耦合逻辑电 路)。CML型驱动器的主要特征是，所包括的发送器总是在其特征 ;敫活区内，并可以因此快速i也改变其^l犬态，/人而<吏CML电3各能够 以很高的速度进行操作。也就是说，CML型驱动器以及CML逻辑 电路系列基于通过晶体管导引的电流进行操作，以计算逻辑函数或 产生信号。尽管CML型驱动器技术产生了(尤其是与静止状态下的 CMOS技术(CMOS =互补金属氧化物半导体)相比)大电流的需要， 但是在动态状态下，CML型驱动器拓朴结构可以^是供近似恒定电 流的需要，这并不主要耳又决于电^各本身的实际状态。
这意口未着，CML型驱动器电路产生相对4氐的功率噪声，不同 于许多其它逻辑电路或驱动器类型，其通常在转换时比在静止时获 取更多的电流，这尤其在经由高速总线的高速信号线的高速信号传 输领域中可能会成为问题。此外，CML型驱动器可以在不到毫微 秒的时间内进行操作，从而为正常操作模式下的有用信号提供非常 高的传输频率。因此，CML型驱动器纟是供了非常高的性能。
电流源150通过一个端子连接至正电源电压160,并通过第二 端子连接至并联配置的两个晶体管170a、 170b,其在图2中被示为 两个开关。才艮据差分驱动器140的实施例的具体实施，晶体管170a、 170b可以作为开关或可控制电阻器来实现，其中，电阻器的电阻取 决于由发送器130的预驱动器180提供的控制信号。然而，如果晶
体管170a、 170b作为双极晶体管来实现，则预驱动器180连4妻至 两个晶体管的基才及端子，以及如果两个晶体管170a、 170b作为场 步丈应晶体管(例如，NMOS晶体管，NMOS =N沟道金属fU匕物半 导体)来实现，则预驱动器180连接至两个晶体管的4册极端子。
此夕卜，两个晶体管170a、 170b都经由电阻器l卯a、 190b与由 图2中的三角形所表示的基准电位或地电位(GND)相连。根据具 体实施，两个电阻器190a、 190b可以作为50Q的电阻器来实现。 此外，电阻器190a、 l卯b中的每一个的端子均分别连接至两条差 分信号线110a、 110b。
除了用于两个晶体管170a、 170b的控制信号之外，预驱动器 180还包括用于输入信号(表示待传输的数据)的输入端。此外， 预驱动器180还包括用于由锁相环电路200 (PLL)提供的时钟信 号的输入端，该锁相环电^各基于来自通常不包括在发送器130中的 外部基准时钟210 (基准CLK )的基准时钟信号向预驱动器180提 供时钟信号。例如，基准时钟210可以作为存储系统中的总线的一 部分或另一个时钟信号源来实现。在图2中，发送器被表示为"Tx"。 在相同的实施例中，锁相环电路或PLL 200向预驱动器180提供时 钟信号，其是基于由基准时钟210提供的基准时钟信号的经过上采 样(upsample )的时钟信号。通常，由PLL 200 ^是供的时钟信号的 频率包括高于基准时钟210的频率十倍以上的频率。例如，具体实 施的代表值可以是高于基准时钟210的频率24 4咅的PLL 200的频 率。
如上所述，预驱动器180还包括输入端，向该输入端提供在正 常操作模式下经由信号线IIO传输的信号。然而，输入信号不仅被 提供给预驱动器180，而且一皮才是供症合去加重器220，其连接至电流 源150的控制端，以向电流源150 4是供表示将由电流源150输出电 流的控制信号。 图2还示出了接收器230,其在图2中被标为"Rx"。接收器 230包4舌两个电阻器240a、 240b，其分别连4妄至信号线110a、 110b。 通常，两个电阻器240a、 240b的电阻与发送器130的两个电阻器 190a、 190b的电阻相等。通过第二端子，两个电阻器240a、 240b 中的每一个都连接至如由图2中的三角形表示的基准电位或地电位 (GND )。
接收器230还包括差分放大器250，其连接至两条差分信号线 110a、 110b。此外，差分放大器250连接至向差分放大器250提供 时钟信号的时钟恢复电路260。此外，差分放大器250包括输出端， 其连接至时钟恢复电路260和帧同步块或电3各270,将在之后对其 进4亍更i羊细；也i兑明。
通常并不包括在"l妄收器230中的基准时钟210连4妄至4妻收器 230的锁相环电路或PLL280，其依次连接至时钟恢复电路260。如 在发送器130的PLL 200的情况下所描述的，基准时钟210向PLL 280 l是供基准时钟信号，通过PLL 280对基准时钟信号进行上采样 并将其作为上采样时钟信号输出至时钟恢复电路260。
如之前所示，图2所示的信号发送器接收器系统的实施例是基 于CML型驱动器拓朴结构。才艮据具体实施，在CML型驱动器的情 况下，典型的差分驱动器140以差分方式经由两条明显不同的差分 信号线110a、 110b传输#:据。通常，才艮据由差分传输产生的好处 采用LVDS传输方案(LVDS =低电压差分信令)。
因此，接收器230采用差分力文大器250，以产生在经由信号线 110传输的差分信号中的单端信号来作为输入级。差分》文大器250 还包括采样保持级，其被时钟恢复电路260触发而导致差分放大器 250的输出信号产生，其中，该输出信号表示由发送器130经由两 条差分信号线110a、 110b提供的信号电平之间的差分。由时钟恢
复电路260向差分放大器250提供的、用于产生单端信号的差分放 大器250所-使用的时4中4言号确定时刻(moment in time )。
时钟恢复电路260是闭环控制电路的一部分，其能够响应于在 其输入端处的信号电平输出而对从PLL 280接收到的时钟信号进行 相移，以产生用于差分i文大器250的时钟信号。也就是说，时钟恢 复电路260是闭合反馈回路，其根据作为差分放大器250的一部分 的采样保持级的输入、基于来自PLL280的时钟信号，使所提供的 时钟信号的相位适合于差分方文大器250。因此，时钟恢复电i 各260 通常包括至少一个相移电路，其能够在将经过相移的时钟信号提供 给差分放大器250之前移动从PLL 280接收到的时钟信号的相位。 作为基础，时钟恢复电路260也连接至差分放大器250，使得时钟 恢复电路260能够测量例如误码率。作为一种可能性，时钟恢复电 路260接着能够使由差分放大器250输出的误码率最小化，这导致 以内部时钟信号或(内部)基准信号(其由PLL280基于由基准时 钟210提供的基准时钟信号提供)是所传输的数据的"目艮睛"的这 种方式对经由信号线110的输入信号进行采样。
帧同步块270是提供在其他信号处理结构中所需的进一步信号 整形和信号处理能力的电^各。更确切地，帧同步块270通常不^又连 接至信号线110的差分力丈大器250，而且连4妻至用于包括在总线(信 号线IIO是其中的一条信号线)中的其它信号线的各个差分放大器
的專#出端。
也就是说，帧同步块270进行其它信号处理所需的进一步信号 整形和信号预处理。因此，帧同步块270通常包括抗扭斜(deskew)
号线引起的延迟，该抗扭斜块将附加延迟引入到提供给帧同步块 270的信号中，以补偿经由不同的信号线接收到的信号之间的相移。 在根据FBDIMM结构的存储系统中，存储总线包括在信号传送的
一个方向上的IO条差分信号线(即，IO条差分信号线耦)和在相 反方向上的14条差分信号线。在帧同步块270中所包括的抗扭釗-电路补偿由差分放大器提供的输入信号的相位差。此外，帧同步块 270包括用于在进一步处理经由信号线接收到的信号的过程中所需 的解码、下采样(downsample )、以及进一步数字调整的电路。也 就是说，在帧同步块270中所包括的抗扭斜块使信号电平上的不同 信号对准的同时，在帧同步块270中所包4舌的其它块将例如通过采 用多路复用器以及对其它电路所需的信号进行下采样来解码信号。
转回到发送器130,根据用于经由信号线传输信号的装置的实 施例的具体实施，差分驱动器140的晶体管170a、 170b可导通或 截止，或者可在不同的电阻等级之间进4亍转换，^吏得全摆幅(full swing)信号或减小摆幅信号被提供给两条不同的差分信号线110a、 110b,以使其经由这些信号线传输至接收器230。然而，如在图2 所示的实施例中，通过差分信号传输进行信号传输，以例如通过调 整预驱动器180的幅度来使在发送器的输出端处的占空比为50 %的 这种方式，通过预驱动器180控制两个晶体管170a、 170b。也就是 说，例如，如果预驱动器180轻微或完全断开晶体管170a,则第二 晶体管170b将相应地导通，乂人而由电流源150 l是供的电流4又纟皮重 新分布在差分驱动器140的并联电路的两个分支上。
结果，两条差分4言号线110a、 110b的电压电平爿寻相应地^皮改 变。因此，才艮据具体实施，差分驱动器140的CML型驱动器拓朴 结构可以用于传输全摆幅信号或减小摆幅信号。
在正常操作模式下，待传输的数据被提供给预驱动器180,其 将待传输的数据编码成用于两个晶体管170a、 170b的控制信号， 从而将经由信号线110传送的信号编码成传输至接收器230的不同 的电压电平。在预驱动器180向两个晶体管170a、 170b提供变化的控制信号期间，去加重器220向电流源提供控制信号，以使有用
信号的幅度达到其标称值。
然而，当发送器13(M皮切换到省电才莫式(这可以例如通过经由 其输入端将特定模式发送给预驱动器180和去加重器220、或者可 选地或附加地通过将特定信号纟是供给发送器130来完成)时，去加 重器220相应地通过使控制信号适合于电流源150来显著地降^氐由 电流源150 一是供的电流。
因此，提供给信号线的电压电平降低，并且同步信号的幅度将 相应地降低，如在图1所示的实施例的情况下所述的。此外，才艮据 本实施例的具体实施，由发送器130提供给信号线110的同步信号 包括周期数据才莫式，其可由预驱动器180产生或可经由该发送器的 输入端一先提供纟会预驱动器180。然而，预驱动器180相应地调整用 于两个晶体管I70a、 170b的控制信号，使得同步信号^^提供给信 号线110和接收器230,其中，与正常操作模式下的有用信号的幅 度相比，同步信号的幅度减小。
也就是说，由于以功耗4軒量的控制电路是差分驱动器140的输 出驱动器，并且在如图2所示的CML型驱动器拓朴结构中功碑毛近 似与信号幅度总线线性相关，所以省电模式(其仍然允许保持由发 送器130输出的同步信号和基准信号(例如，由接收器230中的PLL 280提供的时钟信号)的对准或相位对准)能够节省大量能量。与 切断所有功耗电路或大多lt功耗电^各的省电才莫式的可能解决方案 相比，由于PLL 280和/或时钟恢复电^各260可以4呆持相位对准而4吏 得不需要等待PLL 280和时钟恢复电路160的重新调整，所以可以 通过采用用于经由信号线传输信号的装置的实施例来实现较短的 唤醒时间。
由于在断电才莫式或省电才莫式下，不需要接收无4晉H据并可以容 忍较高的误码率，所以可将同步信号的幅度降低到允许以时钟恢复
电路160的形式的CDR以及允许PLL 280在无需解锁的情况下工 作的电平，从而保持输入的同步信号与由PLL 280 ^是供的基准信号 对准。也就是说，在省电模式期间，PLL 200和PLL 280不会^皮切 断，而是即使在省电才莫式期间，也将仍保持激活，以保持相位对准 并实现时钟恢复。因此，本发明的实施例不允许对准失败，并仍能 够降低功耗。
然而，为了能够在省电模式期间实现时钟数据恢复，在同步信 号的结构中所传输的数据模式包括特定的数据流，其包括两个信号 电平之间的至少一个3夭迁(例如，在二进制或凄t字〗言号的情况下为 0和1之间的跃迁)，从而同步信号是由于导致所传输的数据模式的 周期性的周期数据模式的周期重复而产生的周期信号。例如，周期 凄t据才莫式或特定^t据流可以包4舌类时4f才莫式(clock-like pattern), 其由于这种凄t据才莫式的4艮多个i 夭迁而4吏经由信号线110传输的同步 信号的幅度进一步减小。此外，由于还可以;故宽关于码间干扰(ISI) 的要求，所以在时钟数据恢复的结构中由接收器230引起的信号需 求允许降低同步信号的幅度。
如前所述，信号线的衰减通常随着所传^H言号的频率的增大而
增加，此外，同步信号的降低使得幅度进一步减小，因此，使得功 耗进一步降低。
在讨i仑图3a至图3e的结构中的典型的凝:据才莫式、幅度、和频 率之前，应该注意，本发明的实施例并不限于经由单端传输线的单 端信号传输，也不限于通过差分路径信号链路或差分信号线的差分 传输线。此外，本发明的实施例并不限于全摆幅信号或减小的信号。 此外，可以在二进制或数字信号传输的结构中和多电平或离散信号 传输领域中都采用这些实施例。
在讨论周期数据模式(可以经由信号线IIO传输该周期数据模 式，并且通过减小同步信号的输出幅度使该周期数据模式对于接收
器230和时钟恢复260是最佳的，这能保持相位锁定并同时省电) 之前，应该注意，根据实施例的具体实施，例如，在省电模式下的 发送器的幅度可^C预先确定并设置为固定值，其可例如以不可改变 的方式石更连线至发送器130或净皮编程到发送器130中。另一方面， 该幅度也可以是可改变或可编禾呈的，橫J寻可以通过外部4言号改变同 步信号的幅度，或者例如根据待传输的数据模式改变同步信号的幅 度。在本发明的另一个实施例中，可以建立反馈回路，用于向发送 器130提供关于接收器230的能力的信息以保持相位对准。例如， 这可以通过将信号传输回至包括装置实施例的元件的另 一 发送器 或通过其它4妾口来完成，例如，该*接口可以明显<氐于在4言号线110 的结构中所使用的频率的频率进4于才喿作。此外，并不需要这种反々贵 信号一直存在。
由于用于经由信号线传输信号的装置的实施例能够实现降低 唤醒时间并通过传输具有较低幅度的模式确保相位关系来实现低 功库毛的方法，所以可以例如在全纟爰冲式DIMM ( DIMM =双列直插 内存模块)的情况下的存储緩冲器(尤其是在菊花链系统的情况下 的高级存储緩冲器(例如，AMB2或AMB3))的领域中使用本发 明的实施例。在下文中，将特别描述周期数据模式，其可以在存储 緩沖器的结构中实施，尤其对于FBDIMM。
图3a至图3e示出了五种不同的数据模式，其可以在省电模式 下被传输来作为周期数据模式，发送器130基于该周期数据模式输 出同步信号。更确切i也，图3a至图3e示出了作为时间t的函凄t的 五种数据模式或信号。在该情况下，由标示为T。至T^的垂直线划 分表示时间t的一黄坐标，这些垂直线表示相对于正常"J喿作才莫式下有 用信号的传输频率的时刻。也就是说，关于两条连续垂直线(例如，T 5和T4 )的经过时间的差等于正常操作模式下有用信号的传输频率
的周期。在基于DDR存4诸i殳备(DDR =双4咅凄t据率)的FBDIMM 存4渚系统的情况下，传IIT频率或在4妄近4.8 Gbit/s的范围内的所谓 的波特率是典型的。在这种情况下，图3中的两条不同的垂直线之 间的时间差在约200微微秒(200 ps )的范围内。
在省电模式下由发送器130提供的同步信号是基于传输频率和 周期数据模式，其中，当然必须仅指定一个周期。因此，术语"周 期数据模式"也是仅指单个周期的数据模式。
图3a示出了作为第一数据模式的重复的数据模式{01}。由于 实际上数据模式包括两个值，或者更确切地说，由于数据模式的最
率ft的一半。也就是说，在以上实例中，同步信号的频率f，c在约 2.4 GHz的范围内。
因此，应该注意，在图3中以及上下文的数据才莫式描述中，注 意考虑同步信号的幅度。将立刻提出同步信号的幅度问题。
图3b示出了第二可能数据模式，包括在最短周期上的模式 {0110} ， 乂人而在这种情况下的频率是传输频率的1/4倍 {fsync=0.25 . ft}。因此，在图3c所示的数据模式包括值(01111000〉， 这使得同步信号的非零频率或同步信号的有效频率为传输频率的 1/8倍(fsyn^0.125 . ft}。图3d示出了作为周期数据模式的第四实例 的数据才莫式{0111111110000000},使得同步信号的非零频率为传输 频率的1/16倍仏ynfft/16)。因此，图3e示出了作为周期数据模式 的第五实例的包括32个值的数据模式，这些值均匀地分布在分别 具有16个Os和16个ls的块的0和1之间。在图3e中，才艮据图 3e的第二条线的时标，第一条线是连续的。因此，同步信号的频率 在这种情况下是{fsync=ft/3 2 }。通常，可以将任何其它的数据模式用作周期数据模式的基本周 期。然而，因此，重要的是，数据才莫式至少包括两个不同的数据值 或信号电平之间的一个跃迁，从而同步信号是包括非零频率或有效 频率的周期非恒定信号。也就是说，重要的是，同步信号包括AC 分量，使得至少一个跃迁规则地出现，以使时钟数据恢复能够保持 相位对准或同步信号与内部基准信号的对准。
通常，并不需要数据模式包括相等数量的可能信号电平，如在
图3a至图3e中所示。通常，也可以在周期数据才莫式的结构中实现 不同信号电平的不同比率。作为实例，周期凄史据才莫式，甚至由{0001} 给出的数据模式的最短周期表示具有在正常操作模式下有用信号 的传输频率的0.25倍的频率的可能同步信号。然而，在这种数据才莫 式下，不同的信号电平并没有均匀地一皮分布。
此外，应该注意，由于平均上升沿时间约等于与传输频率相关 的周期的一半，所以以传输频率ft经由信号线传输的信号具有近似 正弦的形状。因此，在较低频率或较低有效频率处，信号形状变得 越来越不同于纯正弦信号。结杲，在高频率处，频率分布将显示越 来越多的基值(contribution )。因此，应该注意，相对于最低的预期 频率来限定传输频率以及同步信号的有效频率或非零频率。通常， 该频率具有频域或信号的频率表示中的最高幅度。
如之前所表示的，为了4吏信号线的衰减随着频率的减小而减 弱，通常选择在二进制或数字信号的情况下具有以块排列的均匀分 布的许多个0s和ls的数据模式，从而导致同步信号的有效频率或 非零频率小于或等于传输频率的0.1倍。也就是说，在FBDIMM系 统的情况下，如上所述，同步信号通常具有约0.48 GHz的频率。在 一些实施例中，通过进一步降〗氐非零频率的有岁文频率，可以实i见幅 度的进一步减小。也就是说，在一些实施例中，使同步信号的有效 频率或非零频率为传输频率的0.05倍会明显减小幅度，同时仍4是供
OS和IS之间的足够数量的跃迁，这能够保持同步信号和接收器中 的基准信号对准。
因此，利用均匀分布的周期数据模式是尤其有利的，因为在这 种情况下，同步信号并不包括较高频率处的大量基值，通过信号线 4吏其更明显地衰减。因此，如上所述，基于凄t据才莫式的信号可以更 明显地降低幅度。此外，应该注意，尽管上述的周期数据模式的实
例是基于以传输频率和2n形式的同步信号的有效频率为基础的比 率(其中，n是正整H)，但是通常可以〗吏用任何整数比。例如，这 种数据模式的实例可以是{0000011111},这使得同步信号的有效频 率为传输频率的 0.1 倍{fsync=ft/10}。 因此，包括 {00000000001111111111}的周期数据才莫式使得同步信号的有效频率 为传输频率的0.05倍"yn^ft/2(n。
至于幅度，采用为传^T频率的0.05 7f咅以下的同步4言号的频率能 够使与正常操作模式下有用信号的幅度相比同步信号的幅度通常 减小到小于正常操作模式下有用信号的幅度的1/3倍。更确切地， 通常可将同步信号的幅度减小到正常操作模式下有用信号的幅度 的0.35 4咅。然而，特别;t也，如果同步4言号的非零频率或有效频率在 传输频率的0.05倍以下的范围内，则同步信号的幅度可被减小到小 于正常操作模式下有用信号的幅度的0.2倍。对于两个上述幅度之 比，4义表4直包4舌0.17、 0.15、 0.12、详口O.l。
在上述的FBDIMM的情况下，用于经由信号线传丰lr信号的装 置的实施例包括作为正常操作模式下有用信号的幅度的约900 mV 的峰间电压。通过将同步信号的频率减小到传输频率的0.1倍(即， 从4.8GHz减小到0.48GHz),可将同步信号的幅度减小到约300 mV 以下的值。也就是i兌，与有用信号的幅度相比，可将同步信号的幅 度减小3倍。通过进一步降低频率，与在正常操作模式下的有用信 号的情况下的900 mV相比，可以得到大约150 mV的同步信号的
幅度。例如，通过将同步信号的频率或同步信号的有效频率降低到 传输频率的0.05倍，与有用信号的幅度相比，可以将同步信号的幅 度减小6 4咅。
此外，应该注意，如果在小于同步信号周期的+/-0.25倍的指 定范围内实现了同步信号和基准信号之间的对准，或在更优选的实 施例中，如果在小于同步信号周期的+/-0.1倍的指定范围内可以 保持对准，则实现了保持同步信号或基准信号的对准。因此，还应 该注意，并不需要同步信号和基准信号具有相同的频率。原则上， 可以利用同步信号的频率和*接收器中的基准信号的频率之间的任 意正合理比率来保持对准。然而，两个信号的整数比更容易提供时 钟和数据恢复以及两个信号的对准。
此外，在本申i青的情况下，如果两个元件直4^皮此连冲妻或经由 另一元件相连，则这两个元件彼此耦连。根据本发明方法的实施例 的特定实施需要，可以以硬件或软件实现本发明方法的实施例。可 以利用数字存储介质(具体地，在其上存储有电子可读控制信号的 光盘、CD或DVD)来实现，该^:字存4诸介质与可编程计算才几系统、 处理器、或集成电^各协作，以寺丸行本发明方法的实施例。通常，本 发明的实施例因此是具有存储在机器可读载体或存储介质上的程 序代码的计算机程序产品，其中，当在计算机、处理器、或集成电 路上运行计算机程序产品时，可操作用于纟丸行本发明方法的实施例 的该程序代码。也就是说，因此，当在计算才几、处理器、或集成电 ^各上运行计算才几程序时，本发明方法的实施例是具有用于寺丸行本发 明方法的实施例中的至少 一个的程序代码的计算机程序。
容，但是本领域技术人员应该理解，在不背离本发明的精神和范围 的情况下，可以进4亍各种其它形式的改变。可以理解，在没有背离 本文中所公开的和由以下权利要求所限定的更宽范围的情况下，可 以^f吏各种改变适合不同实施例。
权利要求
1.一种用于经由信号线传输信号的装置，包括发送器，包括可连接至所述信号线的输出端，所述发送器用于在省电模式下输出同步信号和在正常操作模式下输出有用信号，其中，所述同步信号包括与所述有用信号的幅度相比减小的幅度，并包括周期数据模式以使所述同步信号允许保持所述同步信号和接收器中的基准信号的对准。
2. 根据权利要求1所述的装置，其中，所述同步信号允许保持所 述同步信号相对于所述接收器中的所述基准信号的相位对准。
3. 根据权利要求2所述的装置，其中，所述同步信号允许在小于 所述同步信号的周期的+/- 0.25的特定范围内保持所述对准。
4. 根据权利要求1所述的装置，其中，所述数据模式包括两个不 同的信号电平之间的至少 一个5夭迁。
5. ^4居^L利要求1所述的装置，其中，所述同步信号的所述幅度 小于或等于所述有用信号的幅度的0.35倍。
6. 根据权利要求1所述的装置，其中，所述同步信号包括基于所 述正常操作;漠式下所述有用信号的传输频率和所述周期数据 模式的有效频率。
7. 根据权利要求6所述的装置，其中，所述同步信号的所述有效 频率小于或等于所述有用信号的所述传输频率的0.1倍。
8. 根据权利要求1所述的装置，其中，所述信号线包括差分传输 信号线。
9. 根据权利要求1所述的装置，其中，所述发送器可通过在连接至所述信号线或另 一信号线的输入端处的第 一信号切换到所 述省电模式。
10. 根据权利要求1所述的装置，还包括控制器，具有可连接至所述信号线或另一信号线的用于第二信号的输出端，其中，所述第二信号指示切换到所述省电模式。
11. 一种用于经由信号线传输信号的装置，包括发送器，包括可连接至所述信号线的输出端，所述发送 器用于在省电模式下输出同步信号和在正常操作模式下输出 具有传输频率的有用信号，其中，所述同步信号包括与所述有用信号的幅度相比减 小的幅度，并包括低于所述传输频率的非零频率。
12. 根据权利要求11所述的装置，其中，所述同步信号的所述非 零频率低于或等于所述传输频率的0.1倍。
13. 根据权利要求11所述的装置，其中，所述同步信号允许保持 所述同步信号和接收器中的基准信号的相位对准。
14. 根据权利要求13所述的装置，其中，所述同步信号允许在小 于所述同步信号的周期的+/- 0.25倍的特定范围内保持所述相 位对准。
15. 根据权利要求11所述的装置，其中，所述同步信号是基于所述传输频率和包括两个不同的信号电平之间的至少 一 个3夭迁的周期数据模式。
16. 根据权利要求11所述的装置，其中，所述同步信号的所述幅 度小于或等于所述有用信号的幅度的0.35倍。
17. 根据权利要求11所述的装置，其中，所述信号线包括用于差 分地传输信号的两条信号线。
18. —种用于经由信号线传输信号的装置，包括用于在省电模式下将同步信号输出至所述信号线和用于 在正常操作模式下将有用信号输出至所述信号线的装置，其中，所述同步信号包括与所述有用信号的幅度相比减 小的幅度，并包括周期数据模式以使所述同步信号允许保持所 述同步信号和接收器中的基准信号的对准。
19. 根据权利要求18所述的装置，其中，所述同步信号允许在小 于所述同步信号的周期的+/- 0.25倍的特定范围内保持相位对 准来作为所述对准。
20. 根据权利要求18所述的装置，其中，所述同步信号的所述幅 度等于或小于所述有用信号的幅度的0.35倍。
21. 根据权利要求18所述的装置，其中，所述同步信号包括基于 所述有用信号的传输频率和所述周期数据模式的有效频率，以 使所述有效频率等于或小于所述传输频率的0.1倍。
22. —种经由信号线传输信号的方法，包括在省电模式下将同步信号输出至所述信号线以及在正常 操作模式下将有用信号输出至所述信号线，其中，所述同步信号包括与所述有用信号的幅度相比减 d、的幅度，并包括周期数据模式以使所述同步信号允许保持所 述同步信号和基准信号的对准。
23. 根据权利要求22所述的方法，其中，所述同步信号允许在小 于所述同步信号的周期的+/- 0.25倍的特定范围内保持相位对准。
24. 根据权利要求22所述的方法，其中，所述周期数据模式包括 两个不同的信号电平之间的至少 一 个3夭迁。
25. 根据权利要求22所述的方法，其中，所述同步信号包括基于 所述有用信号的传输频率和所述数据才莫式的有效频率，以使所 述有效频率小于或等于所述传输频率的0.1倍。
26. —种用于经由信号线传输信号的方法，包括在省电模式下将同步信号输出至所述信号线以及在正常 操作模式下将具有传输频率的有用信号输出至所述信号线，其中，所述同步信号包括与所述有用信号的幅度相比减 小的幅度并包括小于所述传输频率的非零频率。
27. 才艮据权利要求25所述的方法，其中，所述同步信号的所述非 零频率小于或等于所述传输频率的0.1倍。
28. 根据权利要求26所述的方法，其中，所述同步信号允许在小 于所述同步信号的周期的+/- 0.25倍的特定范围内保持所述同 步信号和基准信号的相位对准。
29. 根据权利要求26所述的方法，其中，所述同步信号是基于包 括两个不同的信号电平之间的至少 一个3夭迁的周期数据才莫式。
30. 根据权利要求26所述的方法，其中，所述同步信号的所述幅 度小于或等于所述有用信号的幅度的0.35倍。
31. —种信号发送器和接收器系统，包括信号线；发送器，包括连接至所述信号线的输出端，所述发送器 用于在省电模式下输出同步信号和在正常操作模式下输出有 用4言号；以及接收器，连接至所述信号线，其中，所述同步信号包括与所述有用信号的幅度相比减小的幅度，并包括周期数据模式以使所述同步信号允许保持所 述同步信号和所述接收器中的基准信号的对准。
全文摘要
一种用于经由信号线传输信号的装置包括发送器，该发送器包括可连接至信号线的输出端，用于在省电模式下输出同步信号和在正常操作模式下输出有用信号，其中，所述同步信号包括与有用信号的幅度相比减小的幅度，并包括周期数据模式以使同步信号允许保持同步信号和接收器中的基准信号的对准。
文档编号H04L7/00GK101192914SQ20071016736
公开日2008年6月4日 申请日期2007年11月26日 优先权日2006年11月27日
发明者史蒂夫·伍德, 安东尼·桑德斯, 汉斯-彼得·特罗斯特, 爱德华多·普雷特, 理查德·约翰内斯·卢伊肯, 约尔格·布劳恩, 迪尔克·沙伊德勒尔 申请人:奇梦达股份公司