基于dsp和fpga的图像采集处理系统的制作方法
【专利摘要】本发明公开了一种基于DSP和FPGA的图像采集处理系统，包括视频输入转换电路、DSP图像处理器和接口电路，所述视频输入转换电路包括第一放大器、第二放大器、第三放大器、第四放大器、第五放大器、视频同步分离芯片、A/D转换器、FPGA、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、热敏电阻、第一电容、第二电容和第三电容。本发明发挥了FPGA灵活性强和DSP芯片运算速度高、寻址方式灵活的优点,更好地促进了数字图像信号的实时采集、处理和远程通信能力。
【专利说明】基于DSP和FPGA的图像采集处理系统
【技术领域】
[0001] 本发明涉及一种图像采集处理系统，尤其涉及一种基于DSP和FPGA的图像采集处 理系统。
【背景技术】
[0002] 图像采集与处理技术已经得到广泛的应用，如在实现对具有粗糙表面特性的电池 极片涂敷层进行厚度及厚度均匀性在线实时高精度测量中，此技术已对电池的好坏起到决 定性的作用.一般的图像采集、处理系统采用PC机作为核心处理单元，由于图像处理需要 大量的时间和内存，也有使用高性能的工作站和小型机来完成这一工作，前者构造系统的 实时性不好，后者构造的系统造价高、系统复杂、体积庞大。
【发明内容】
[0003] 本发明的目的就在于为了解决上述问题而提供一种能实现信号实时采集和远程 通信的基于DSP和FPGA的图像采集处理系统。
[0004] 本发明通过以下技术方案来实现上述目的：
[0005] -种基于DSP和FPGA的图像采集处理系统，包括视频输入转换电路、DSP图像处 理器和接口电路，所述视频输入转换电路包括第一放大器、第二放大器、第三放大器、第四 放大器、第五放大器、视频同步分离芯片、A/D转换器、FPGA、第一电阻、第二电阻、第三电阻、 第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第i^一电阻、第 十二电阻、第十三电阻、第十四电阻、热敏电阻、第一电容、第二电容和第三电容，所述第一 电阻的第一端、所述第一放大器的正极输入端和所述第五电阻的第一端与所述视频信号输 入端连接，所述第二电阻的第一端分别与所述第一放大器的负极输入端和所述第三电阻的 第一端连接，所述第一放大器的输出端分别与所述第三电阻的第二端、第四电阻的第一端 和所述第一电容的第一端连接，所述第一电容的第二端和所述视频同步分离芯片的信号输 入端连接，所述视频同步分离芯片的信号输出端与所述FPGA的信号输入端连接，所述第五 电阻的第二端分别与所述第六电阻的第一端和所述第二放大器的负极输入端连接，所述第 六电阻的第二端分别与所述第二放大器的输出端、第七电阻的第一端、第四放大器的输出 端和所述第四放大器的负极输入端连接，所述第二放大器的正极输入端分别与所述第十电 阻的第二端和所述第十一电阻的第一端连接，所述第七电阻的第二端分别与所述第三放大 器的负极输入端和所述第八电阻的第一端连接，所述第八电阻的第二端分别与所述第三放 大器的输出端和第九电阻的第一端连接，所述第三放大器的正极输入端分别与所述第二电 容的第一端、第十三电阻的第一端和所述第十四电阻的第一端连接，所述第十三电阻的第 一端分别与所述第五放大器的输出端和所述第五放大器的负极输入端连接，所述第五放大 器的正极输入端、第三电容的第一端和所述第九电阻的第二端均与所述A/D转换器的信号 输入端连接，所述A/D转换器的信号输出端与所述FPGA的信号输入端连接，所述第三电容 的第二端分别与所述第十四电阻的第一端和所述第二电容的第二端和所述热敏电阻的第 一端连接，所述热敏电阻的第二端分别与所述第十二电阻的第一端和所述第四放大器的正 极输入端连接。
[0006] 具体地，所述DSP图像处理器包括第一 DSP处理器、第二DSP处理器、第三DSP处 理器、第四DSP处理器和存储器，所述第一 DSP处理器的数据端口与所述存储器的数据端 口、FPGA的信号输出端、第二DSP处理器的数据端口和所述第三DSP处理器的数据端口，所 述第四DSP处理器的数据端口分别与所述第二处理器的数据端口和所述第三DSP处理器的 数据端口连接。
[0007] 具体地，所述PCI接口电路包括双口 RAM和PCI接口，所述双口 RAM的数据端口分 别与所述第四DSP处理器的数据端口和所述PCI接口连接。
[0008] 本发明的有益效果在于：
[0009] 本发明充分发挥了 FPGA灵活性强和DSP芯片运算速度高、寻址方式灵活的优点， 更好地促进了数字图像信号的实时采集、处理和远程通信。该系统加上图像处理软件，还可 以辅助进行图像分析。
【专利附图】
【附图说明】
[0010] 图1是本发明基于DSP和FPGA的图像采集处理系统的结构示意图；
[0011] 图2是本发明中视频输入转换电路的电路图。
【具体实施方式】
[0012] 下面结合附图对本发明作进一步说明：
[0013] 如图1所示，本发明基于DSP和FPGA的图像采集处理系统，包括视频输入转换电 路、DSP图像处理器和接口电路，如图2所示，所述视频输入转换电路包括第一放大器A1、 第二放大器A2、第三放大器A3、第四放大器A4、第五放大器A5、视频同步分离芯片IC1、A/ D转换器、FPGA、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电 阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第i^一电阻R11、第十二电阻 R12、第十三电阻R13、第十四电阻R14、热敏电阻RT、第一电容C1、第二电容C2和第三电容 C3,所述第一电阻R1的第一端、所述第一放大器A1的正极输入端和所述第五电阻R5的第 一端与所述视频信号输入端连接，所述第二电阻R2的第一端分别与所述第一放大器A1的 负极输入端和所述第三电阻R3的第一端连接，所述第一放大器A1的输出端分别与所述第 三电阻R3的第二端、第四电阻R4的第一端和所述第一电容C1的第一端连接，所述第一电 容C1的第二端和所述视频同步分离芯片IC1的信号输入端连接，所述视频同步分离芯片 IC1的信号输出端与所述FPGA的信号输入端连接，所述第五电阻R5的第二端分别与所述 第六电阻R6的第一端和所述第二放大器A2的负极输入端连接，所述第六电阻R6的第二端 分别与所述第二放大器A2的输出端、第七电阻R7的第一端、第四放大器A4的输出端和所 述第四放大器A4的负极输入端连接，所述第二放大器A2的正极输入端分别与所述第十电 阻R10的第二端和所述第十一电阻R11的第一端连接，所述第七电阻R7的第二端分别与所 述第三放大器A3的负极输入端和所述第八电阻R8的第一端连接，所述第八电阻R8的第二 端分别与所述第三放大器A3的输出端和第九电阻R9的第一端连接，所述第三放大器A3的 正极输入端分别与所述第二电容C2的第一端、第十三电阻R13的第一端和所述第十四电阻 R14的第一端连接，所述第十三电阻R13的第一端分别与所述第五放大器A5的输出端和所 述第五放大器A5的负极输入端连接，所述第五放大器A5的正极输入端、第三电容C3的第 一端和所述第九电阻R9的第二端均与所述A/D转换器的信号输入端连接，所述A/D转换 器的信号输出端与所述FPGA的信号输入端连接，所述第三电容C3的第二端分别与所述第 十四电阻R14的第一端和所述第二电容C2的第二端和所述热敏电阻RT的第一端连接，所 述热敏电阻RT的第二端分别与所述第十二电阻R12的第一端和所述第四放大器A4的正极 输入端连接。
[0014] 如图1所示，所述DSP图像处理器包括第一 DSP处理器、第二DSP处理器、第三DSP 处理器、第四DSP处理器和存储器，所述第一 DSP处理器的数据端口与所述存储器的数据端 口、FPGA的信号输出端、第二DSP处理器的数据端口和所述第三DSP处理器的数据端口，所 述第四DSP处理器的数据端口分别与所述第二处理器的数据端口和所述第三DSP处理器的 数据端口连接。
[0015] 如图1所示，所述PCI接口电路包括双口 RAM和PCI接口，所述双口 RAM的数据端 口分别与所述第四DSP处理器的数据端口和所述PCI接口连接。
【权利要求】
1. 一种基于DSP和FPGA的图像采集处理系统，其特征在于：包括视频输入转换电路、 DSP图像处理器和接口电路，所述视频输入转换电路包括第一放大器、第二放大器、第三放 大器、第四放大器、第五放大器、视频同步分离芯片、A/D转换器、FPGA、第一电阻、第二电 阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第 十一电阻、第十二电阻、第十三电阻、第十四电阻、热敏电阻、第一电容、第二电容和第三电 容，所述第一电阻的第一端、所述第一放大器的正极输入端和所述第五电阻的第一端与所 述视频信号输入端连接，所述第二电阻的第一端分别与所述第一放大器的负极输入端和所 述第三电阻的第一端连接，所述第一放大器的输出端分别与所述第三电阻的第二端、第四 电阻的第一端和所述第一电容的第一端连接，所述第一电容的第二端和所述视频同步分离 芯片的信号输入端连接，所述视频同步分离芯片的信号输出端与所述FPGA的信号输入端 连接，所述第五电阻的第二端分别与所述第六电阻的第一端和所述第二放大器的负极输入 端连接，所述第六电阻的第二端分别与所述第二放大器的输出端、第七电阻的第一端、第四 放大器的输出端和所述第四放大器的负极输入端连接，所述第二放大器的正极输入端分别 与所述第十电阻的第二端和所述第十一电阻的第一端连接，所述第七电阻的第二端分别与 所述第三放大器的负极输入端和所述第八电阻的第一端连接，所述第八电阻的第二端分别 与所述第三放大器的输出端和第九电阻的第一端连接，所述第三放大器的正极输入端分别 与所述第二电容的第一端、第十三电阻的第一端和所述第十四电阻的第一端连接，所述第 十三电阻的第一端分别与所述第五放大器的输出端和所述第五放大器的负极输入端连接， 所述第五放大器的正极输入端、第三电容的第一端和所述第九电阻的第二端均与所述A/D 转换器的信号输入端连接，所述A/D转换器的信号输出端与所述FPGA的信号输入端连接， 所述第三电容的第二端分别与所述第十四电阻的第一端和所述第二电容的第二端和所述 热敏电阻的第一端连接，所述热敏电阻的第二端分别与所述第十二电阻的第一端和所述第 四放大器的正极输入端连接。
2. 根据权利要求1所述的基于DSP和FPGA的图像采集处理系统，其特征在于：所述DSP 图像处理器包括第一 DSP处理器、第二DSP处理器、第三DSP处理器、第四DSP处理器和存 储器，所述第一 DSP处理器的数据端口与所述存储器的数据端口、FPGA的信号输出端、第二 DSP处理器的数据端口和所述第三DSP处理器的数据端口，所述第四DSP处理器的数据端口 分别与所述第二处理器的数据端口和所述第三DSP处理器的数据端口连接。
3. 根据权利要求2所述的基于DSP和FPGA的图像采集处理系统，其特征在于：所述PCI 接口电路包括双口 RAM和PCI接口，所述双口 RAM的数据端口分别与所述第四DSP处理器 的数据端口和所述PCI接口连接。
【文档编号】H04N5/232GK104065864SQ201310088698
【公开日】2014年9月24日 申请日期:2013年3月19日 优先权日:2013年3月19日
【发明者】郭辉, 罗彬 , 覃树建 申请人:成都凯智科技有限公司