斜率检测接收器的制造方法
【专利摘要】一种用于接收在通过产生码间干扰或者其他失真的信道传输后的数字数据的接收器。在一个实施例中，接收到的信号在被数字化以形成输出数字比特流之前被微分，以便减少信道中的码间干扰和其他失真的影响。微分信号被和两个阈值——第一阈值和第二阈值——进行比较，第一阈值大于第二阈值。当微分信号超过第一阈值时，输出比特为1，当微分信号小于第二阈值时，输出比特为0，并且，当微分信号在第一阈值和第二阈值之间时，输出比特和前一输出比特相同。
【专利说明】斜率检测接收器
[0001] 相关申请的交叉引用
[0002] 本申请要求2013年4月2日递交的名称为"斜率检测接收器（SLOPE DETECTING RECEIVER)"的No. 61/807, 667号美国临时申请以及2013年8月7日递交的No. 13/961，767 号美国专利申请的优先权，其整个内容通过引用被包含于此。
【技术领域】
[0003] 根据本发明的实施例的一个或更多个方面涉及数字数据传输，并具体涉及用于 通过例如产生码间干扰（inter-symbol interference)的信道的非理想信道（imperfect channel)的改善数据传输的系统和方法。
【背景技术】
[0004] 在模拟信道上的数字数据传输被在显示器、服务器、数据存储设备和无线互 联网中使用，并且，可被使用各种调制方案来执行，其中，模拟信号根据数据内容，即， 要在该信道上传送的数字数据流的比特，来调制。例如，所述调制可以涉及非归零 (non-return-to-zero, NRZ)编石马。
[0005] 参考图1，在常规接收器中，来自信道的输入c(t)被在每一单位间隔（UI)在动作 110中与参考信号电压或者阈值Vth进行比较。如果该输入超过阈值Vth，则当前单位间隔 的数据值d (η)在动作115中被设置为1 ;否则，其在动作120中被设置为0。参考图2,使用 具有二进制样式'1100'的NRZ编码调制的良好形成的数据波形210在被采样波形215中 导致超过阈值的两个采样PI、Ρ2,以及低于阈值的两个采样Ρ3、Ρ4,这在比较器220的输出 端导致了数字输出流225,其具有两个1跟着是两个0。
[0006] 参考图3,在代表前后都有一定数量的0的比特流'0001011111101000'的NRZ波 形被通过产生码间干扰或者以其他方式使被传送的波形失真的信道传送之后，接收到的波 形310可以如所示形式出现，并且可能在对应于0和1的电平之间没有锐变，例如图2中针 对良好形成的波形210所示的锐变。参考图4,这可能在例如接收到的波形中以虚线圈出的 点处导致错误。因此，对于用于接收在非理想信道的输出端接收到的信号的系统和方法存 在需求，所述接收例如转换为数字比特流。
[0007] 在【背景技术】部分中公开的上述信息仅用于增强对本发明【背景技术】的理解，因此其 可能包含不形成本领域技术人员在本国已知的现有技术的信息。
【发明内容】
[0008] 根据本发明的实施例的方面，接收到的信号在被数字化以形成输出数字比特流之 前被微分，以便减少信道中的码间干扰和其他失真的影响。微分信号被和两个阈值--第 一阈值和第二阈值-进行比较，第一阈值大于第二阈值。当微分信号超过第一阈值时，输 出比特为1，当微分信号小于第二阈值时，输出比特为0,并且，当微分信号在第一阈值和第 二阈值之间时，输出比特和前一个输出比特相同。
[0009] 根据本发明的实施例，提供了一种用于从调制模拟信号产生二进制数据流的接收 器，所述接收器包括：微分器；第一比较器；第二比较器；和数字电路，微分器的输入被配置 成接收所述模拟信号，微分器的输出被连接到第一比较器的非反相输入，第一比较器的反 相输入被配置成接收第一阈值，微分器的输出被连接到第二比较器的反相输入，第二比较 器的非反相输入被配置成接收第二阈值，第一比较器和第二比较器中的每一个的输出均被 连接到数字电路的输入，并且数字电路被配置成产生所述二进制数据流。
[0010] 在一个实施例中，第一阈值大于零；并且第二阈值小于零。
[0011] 在一个实施例中，数字电路被配置成：当第一比较器的输出为1时输出值1 ;当第 二比较器的值为1时输出值0 ;否则输出未改变的值。
[0012] 在一个实施例中，接收器包括：第一输入、第二输入、第三输入和输出；两输入0R 门，包括第一输入、第二输入和输出；包括输入和输出的延迟块，被配置成引入一个单位间 隔的信号延迟；和，包括输入和输出的反相器；第一比较器的输出被连接到三输入N0R门的 第一输入，并被连接到两输入0R门的第一输入，第二比较器的输出被连接到三输入N0R门 的第二输入，三输入N0R门的输出被连接到两输入0R门的第二输入，两输入0R门的输出被 连接到延迟块的输入，延迟块的输出被连接到反相器的输入，反相器的输出被连接到三输 入N0R门的第三输入，并且两输入0R门的输出被连接到数字电路的输出。
[0013] 根据本发明的实施例，提供了一种在接收器中从调制模拟信号产生二进制数据流 的方法，所述方法包括：对所述模拟信号微分以产生微分信号；把微分信号与第一阈值进 行比较；把微分信号与第二阈值进行比较；当微分信号超过第一阈值时，在接收器的输出 形成二进制输出1 ;当微分信号小于第二阈值时，在接收器的输出形成二进制输出0 ;并且， 当微分信号小于第一阈值并且大于第二阈值时，保持二进制输出不改变。
[0014] 在一个实施例中，所述动作当微分信号超过第一阈值时在接收器的输出形成二进 制输出1 ;当微分信号小于第二阈值时在接收器的输出形成二进制输出〇 ;并且当微分信 号小于第一阈值并且大于第二阈值时保持二进制输出不改变，包括：把微分信号与第一阈 值在第一比较器中进行比较，以形成第一二进制结果，当微分信号超过第一阈值时，第一二 进制结果取得值1，并且当微分信号小于第一阈值时，第一二进制结果取得值〇 ;把微分信 号与第二阈值在第二比较器中进行比较，以形成第二二进制结果，当微分信号小于第二阈 值时，第二二进制结果取得值1，并且当微分信号超过第二阈值时，第二二进制结果取得值 0 ;把第一二进制结果、第二二进制结果和第三二进制结果在三输入N0R门中进行组合以形 成第四二进制结果；把第四二进制结果和第一二进制结果在两输入0R门中进行组合以形 成第五二进制结果；把第五二进制结果延迟单位间隔并将其反相，以形成第三二进制结果； 和，在接收器的输出提供第五二进制结果。
[0015] 根据本发明的一个实施例，提供了一种在接收器中从调制模拟信号产生二进制数 据流的系统，所述系统包括：对所述模拟信号微分以形成微分信号的装置；把微分信号与 第一阈值进行比较的装置；把微分信号与第二阈值进行比较的装置；当微分信号超过第一 阈值时，在接收器的输出形成二进制输出1的装置；当微分信号小于第二阈值时，在接收器 的输出形成二进制输出〇的装置；和，当微分信号小于第一阈值并且大于第二阈值时，保持 二进制输出不改变的装置。
【专利附图】
【附图说明】
[0016] 结合附图描述特征、方面和实施例，在附图中：
[0017] 图1是在接收器中采用的相关技术方法的流程图；
[0018] 图2是示出在相关技术接收器中接收到的信号的处理的框图；
[0019] 图3是由根据本发明实施例构造的接收器接收到的波形；
[0020] 图4是接收到的信号相对于时间的图，其示出了在相关技术接收器的操作中的错 误；
[0021] 图5是示出了在根据本发明实施例构造的接收器中的操作方法的流程图；
[0022] 图6是示出了在根据本发明实施例构造的接收器中接收到的信号的处理的框图；
[0023] 图7是在根据本发明实施例构造的接收器中形成的斜率波形；
[0024] 图8是示出了在根据本发明实施例构造的接收器中的功能元件和逻辑门的框图； 和
[0025] 图9是根据本发明实施例被配置成把数据传送到显示器的数字通信链路的框图。
【具体实施方式】
[0026] 下面结合附图给出的详细描述旨在作为根据本发明提供的斜率检测接收器的示 范性实施例的描述，并非意欲代表可以构造或者利用本发明的唯一形式。本描述结合所示 实施例给出了本发明的特征。但是要理解，通过不同的实施例可以实现相同或者等同的功 能和结构，意欲将这些不同的实施例也包含在本发明的精神和范围内。如这里其他地方所 指示的那样，相同的元件号码意欲指示相同的元件或者特征。例如"中的至少一个"的表达 当在元件列表之后时，修饰整个元件列表而不修饰该列表的个别元件。此外，当描述本发明 的实施例时，使用"可以"来指示"本发明的一个或更多个实施例"。
[0027] 参考图5,在根据本发明实施例的方法中，数字比特流中的比特值被根据信号的斜 率而非信号的幅度数字化。来自信道的输入c(t)的导数s(t)可以由微分器510形成。随 后，在动作515中，该导数可被与第一阈值S+进行比较，并且，如果该导数超过第一阈值，则 在当前单位间隔的数据值在动作520中可以被设置为1 ;否则，该导数可以在动作525中被 与小于第一阈值S+的第二阈值S-进行比较。在一个实施例中，第一阈值S+大于零，并且第 二阈值S-小于零。如果该导数小于第二阈值，则在当前单位间隔的数据值d(n)可以在动 作530中被设置为0 ;否则，其可以在动作535中被设置为和前一单位间隔的数据值相等。
[0028] 在图6中，针对使用具有二进制样式'1100'的NRZ编码调制的良好形成的数据波 形210,进一步示出了把输入转换为数字比特流的过程。微分器510的处理产生了斜率波形 610,其中，信号在P1点为正，在P2和P4点接近零，并且在P3点为负。对斜率波形610的 采样导致被采样的斜率波形615,其再次在P1点为正，在P2和P4点接近零，并且在P3点 为负。比较器/处理器620的输入是被米样斜率波形615,比较器/处理器620的输出可 以根据图5中示出的方法来确定：由于P1超过第一阈值，所以第一比特为1，由于P2落在 第一阈值和第二阈值之间，所以第二比特为1 (和在前比特相同)，由于P3小于第二阈值，所 以第三比特为0,由于P4落在第一阈值和第二阈值之间，所以第四比特为0 (和在前比特相 同)。因此，在这个例子中，根据本发明实施例的系统和方法忠实再现了被调制到数据波形 210上的比特样式。
[0029] 参考图7,当接收器的输入已被通过产生码间干扰或者以其他方式使被传送的波 形失真的信道传输时，根据本发明实施例的系统和方法也再现调制波形。图7中所示的斜 率波形710可以从例如求取接收到的波形310 (图3)的导数产生。当斜率波形710是微分 器510 (图5和图6)的输出时，在接收器输出端产生的比特流d(n)可以被看出是如下形 式。前三个比特可以是零，每一个均和在前比特相同，这是因为起初在几个Π 的持续时间 内，斜率波形710在第一阈值S+和第二阈值S-之间。在第5UI，斜率波形710超过第一阈 值，导致输出1，在第6UI，斜率波形710落在第二阈值以下，导致输出0,并且在第7UI，斜率 波形710再次超过第一阈值，导致输出1。接下来5个输出比特都是1，这是因为对于每一 对应Π ，斜率波形710或者大于第一阈值S+ (对于第8和第9UI)，导致输出1，或者在两个 阈值之间（对于第10到12Π )，导致和在前一 Π 的输出相同的输出。在第13Π ，斜率波形 710落在第二阈值以下，导致输出0,在第14Π ，斜率波形710超过第一阈值，导致输出1，并 且在第15到第17Π 上，斜率波形710落在第二阈值以下，导致输出0。因此，原始的比特流 '0001011111101000'被斜率波形710的一部分再现。
[0030] 图8示出了连接到两个比较器810、815和数字电路(逻辑电路）817的微分器，它 们被一起用来实施根据本发明一个实施例的系统和方法。微分器的输出与第一阈值或者参 考电压S+被分别连接到第一比较器810的非反相输入和反相输入。微分器的输出与第二 阈值或者参考电压S-被分别连接到第二比较器815的反相输入和非反相输入。两个比较 器810、815的输出被连接到3输入N0R门820的两个相应输入，3输入N0R门820即当且仅 当其三个输入中的一个或更多个为高时其输出为低的门。第一比较器810的输出和三输入 N0R门820的输出被连接到0R门825的两个输入822、823,0R门825的输出是形成接收器 的输出的数字比特流。0R门825的输出也被连接到一 Π 延迟（one-UI delay) 830,一 Π 延迟830的输出通过反相器835被连接到三输入NOR门820的第三输入。
[0031] 在图8中所示的数字电路817中，当微分器的输出在两个阈值S+和S-之间时，两 个反相器的输出都为低，结果，三输入N0R门820的输出是其第三输入的反相，所述第三输 入是一个Π 之前的接收器输出的反相。因此，在这种情况下，三输入N0R门820的被连接 到0R门825的第二输入823的输出等于一个Π 之前的接收器输出。第一比较器810的输 出为低，0R门825的输出与其第二输入823处的逻辑电平相同。在这种状况下，接收器的 输出因而等于一个Π 之前的接收器输出。
[0032] 当微分器的输出超过了第一阈值S+时，第一比较器的输出为高，导致0R门825的 第一输入822为高，这导致该电路的输出为高。当微分器的输出小于第二阈值S-时，第二 比较器的输出为高，这导致三输入N0R门820的输出为低，并且，因为当微分器的输出小于 第二阈值S-时，其也小于第一阈值S+，所以第一比较器810的输出也为低。因此，0R门825 的两个输入822、823都为低，并且接收器输出为低。
[0033] 因此，图8中所示的接收器表现出图5中所示的行为：当微分器510的输出大于第 一阈值S+时，接收器输出为1，当微分器510的输出小于第二阈值S-时，接收器输出为0， 并且，当微分器510的输出在第一阈值S+和第二阈值S-之间时，接收器输出和其一个UI 之前相同。
[0034] 图9示出了根据本发明实施例构造的接收器的示范性应用。用于在显示器915上 显示的数据的源910在信道920上把数字数据传送到显示器915内部的接收器925。接收 器925接收数据，并且显示器915产生信息的对应显示，供用户观看。
[0035] 数字电路可被利用图8中所示的逻辑门来实施，或者可以利用处理单元的任何其 他实施例来实施。这里使用术语"处理单元"来包括用来处理数据或者数字信号的硬件、固 件和软件的任意组合。处理单元硬件可以包括例如专用集成电路(ASIC)、通用或者专用中 央处理单元（CPU)、数字信号处理器（DSP)、图形处理单元（GPU)，以及可编程逻辑器件，例 如现场可编程门阵列（FPGA)。
[0036] 尽管这里已经具体描述和示出了斜率检测接收器的有限实施例，但是本领域技术 人员将清楚很多修改和变体。因此要理解，除了这里具体描述的以外，也可以具体实施根据 本发明原理采用的斜率检测接收器。本发明也在所附权利要求及其等同物中被限定。
【权利要求】
1. 一种用于从调制模拟信号产生二进制数据流的接收器，所述接收器包含： 微分器； 第一比较器； 第二比较器；和 数字电路， 微分器的输入被配置成接收所述模拟信号， 微分器的输出被连接到第一比较器的非反相输入， 第一比较器的反相输入被配置成接收第一阈值， 微分器的输出被连接到第二比较器的反相输入， 第二比较器的非反相输入被配置成接收第二阈值， 第一比较器和第二比较器中的每一个的输出均被连接到该数字电路的输入，并且 该数字电路被配置成产生所述二进制数据流。
2. 如权利要求1所述的接收器，其中： 第一阈值大于零；并且 第二阈值小于零。
3. 如权利要求2所述的接收器，其中，该数字电路被配置成： 当第一比较器的输出为1时输出值1 ; 当第二比较器的值为1时示出值0 ;并且 否则输出未改变的值。
4. 如权利要求3所述的接收器，其中，该数字电路包含： 三输入NOR门，其包含第一输入、第二输入、第三输入和输出； 两输入OR门，其包含第一输入、第二输入和输出； 包含输入和输出的延迟块，其被配置成引入一个单位间隔的信号延迟；和 包含输入和输出的反相器； 第一比较器的输出被连接到三输入NOR门的第一输入，并被连接到两输入OR门的第一 输入， 第二比较器的输出被连接到三输入NOR门的第二输入， 三输入NOR门的输出被连接到两输入OR门的第二输入， 两输入OR门的输出被连接到延迟块的输入， 延迟块的输出被连接到反相器的输入， 反相器的输出被连接到三输入NOR门的第三输入，并且 两输入OR门的输出被连接到该数字电路的输出。
5. -种在接收器中从调制模拟信号产生二进制数据流的方法，所述方法包含： 对所述模拟信号微分以产生形成微分信号； 把该微分信号与第一阈值进行比较； 把该微分信号与第二阈值进行比较； 当该微分信号超过第一阈值时，在接收器的输出形成二进制输出1 ; 当该微分信号小于第二阈值时，在接收器的输出形成二进制输出〇 ;并且 当该微分信号小于第一阈值并且大于第二阈值时，保持二进制输出不改变。
6. 如权利要求5所述的方法，其中，所述动作： 当该微分信号超过第一阈值时，在接收器的输出形成二进制输出1 ; 当该微分信号小于第二阈值时，在接收器的输出形成二进制输出〇 ;并且 当该微分信号小于第一阈值并且大于第二阈值时，保持二进制输出不改变， 包含： 在第一比较器中把该微分信号与第一阈值进行比较，以形成第一二进制结果，当该微 分信号超过第一阈值时，该第一二进制结果取得值1，并且当该微分信号小于第一阈值时， 该第一二进制结果取得值〇 ; 在第二比较器中把该微分信号与第二阈值进行比较，以形成第二二进制结果，当该微 分信号小于第二阈值时，该第二二进制结果取得值1，并且当该微分信号超过第二阈值时， 该第二二进制结果取得值〇 ; 把第一二进制结果、第二二进制结果和第三二进制结果在三输入NOR门中进行组合以 形成第四二进制结果； 把第四二进制结果和第一二进制结果在两输入OR门中进行组合以形成第五二进制结 果； 把第五二进制结果延迟单位间隔并将其反相，以形成第三二进制结果；和 在接收器的输出提供第五二进制结果。
7. -种在接收器中从调制模拟信号产生二进制数据流的系统，所述系统包含： 用于对所述模拟信号微分以形成微分信号的装置； 用于把该微分信号与第一阈值进行比较的装置； 用于把该微分信号与第二阈值进行比较的装置； 用于当该微分信号超过第一阈值时在接收器的输出形成二进制输出1的装置； 用于当该微分信号小于第二阈值时在接收器的输出形成二进制输出〇的装置；和 用于当该微分信号小于第一阈值并且大于第二阈值时保持二进制输出不改变的装置。
8. 如权利要求7所述的系统，其中，所述用于当该微分信号超过第一阈值时在接收器 的输出形成二进制输出1的装置； 所述用于当该微分信号小于第二阈值时在接收器的输出形成二进制输出〇的装置；以 及 所述用于当该微分信号小于第一阈值并且大于第二阈值时保持二进制输出不改变的 装置， 包含： 用于把该微分信号与第一阈值在第一比较器中进行比较以形成第一二进制结果的装 置，当微该分信号超过第一阈值时，第一二进制结果取得值1，并且当该微分信号小于第一 阈值时，第一二进制结果取得值〇 ; 用于把该微分信号与第二阈值在第二比较器中进行比较以形成第二二进制结果的装 置，当该微分信号小于第二阈值时，第二二进制结果取得值1，并且当该微分信号超过第二 阈值时，第二二进制结果取得值〇 ; 用于把第一二进制结果、第二二进制结果和第三二进制结果在三输入NOR门中进行组 合以形成第四二进制结果的装置； 用于把第四二进制结果和第一二进制结果在两输入OR门中进行组合以形成第五二进 制结果的装置； 用于把第五二进制结果延迟单位间隔并将其反相以形成第三二进制结果的装置；和 用于在接收器的输出提供第五二进制结果的装置。
【文档编号】H04L25/03GK104104628SQ201410131449
【公开日】2014年10月15日 申请日期:2014年4月2日 优先权日:2013年4月2日
【发明者】N.贾法里 申请人:三星显示有限公司