一种用于基带信号接收机的多路数字下变频方法与流程

本发明属于通信
技术领域：
，涉及一种用于基带信号接收机的多路数字下变频方法。
背景技术：
：多路并行接收机能够实现大规模并行发射信号的接收与解调，上千的发射节点随机发射时域混叠的信号，多路并行接收机需要并行解调所有节点的发送信息。适用于如物联网(InternetofThings)等终端节点数量十分巨大的应用。这样的多路并行接收机也存在一些问题有待解决，其中一个重要的问题就是如何高效的进行多路并行信号下变频操作。对于时域混叠的多路信号而言，首先需要将各路信号分别进行下变频，得到分离和下采样后的各路信号。由于处理的并行性，无法复用下变频模块，要为每个信道分配一个数字下变频(DDC)模块。需要消耗大量的资源，随着终端节点数量的增加，资源问题将成为整个系统设计的瓶颈。解决接收机瓶颈的常规办法可以将并行的DDC模块优化为多相数字滤波器组的结构，利用抽取器连接多相分支滤波器再耦合FFT的方式实现，以降低计算量和资源消耗。但仍然需要为每路子信道分配一个独立的多相分支滤波器，对于大量子信道的应用而言无论是资源消耗或者实现复杂度仍然不够理想。技术实现要素：本发明所要解决的问题是提高并行多路信号接收机中，下变频模块的资源利用率，使得在诸如物联网等应用中，中心服务端能以更低的成本管理更多的终端节点。本发明的技术方案是：一种用于基带信号接收机的多路数字下变频方法，其特征在于，射频前端采样得到时域混叠的多路中频数据信号后接收机进行以下步骤：a.根据接收机中多路下变频模块需求的格式，对接收的信号进行重组，具体为：设输入信号为X[n]，用长度为N的滑动窗口分段，窗口每次的滑动样点为D，窗口长度N由中频信号采样率fs和系统子信道间隔fbin确定，N＝fs/fbin，重组后的信号表示为：Xnew[m]＝X[n+Dm]，n＝0,1……N-1；b.对重组后的信号进行加窗处理；c.将加窗后的信号依次输入多路下变频模块，所述多路下变频模块为根据子信道参数设定的FFT模块；d.进行相位校正，以补偿中频信号重组引入的相位差，设i为子信道标号，每个子信道补偿的相位为：exp(-j2πiNDm)]]>校正后获得下变频后的各路子信道时域信息。本发明的有益效果为，通过中频数据的重组，加窗，FFT运算和相位补偿三部分，实现了传统DDC下变频和抽取的所有功能，同时满足多路并行处理的要求。信道数取决于FFT点数，理论上可以做到任意大。利用了FFT的高效性，提升并行接收和处理多路时域混叠子信道信号的效率。通过窗函数，降低了信道间的相互干扰，提升解调性能。可以全概率的持续侦测每个子信道，而不丢失数据。由于频谱资源和物联网通信数据率低等因素，物联网应用中，子信道往往具有很窄的带宽，该方法既能得到很高的频谱分辨率，又避免了复杂的滤波器设计，相较于传统DDC并行结构或者优化结构，避免了滤波器设计，优化设计，硬件实现设计等等的困难和复杂性。附图说明图1为基于FFT的多路并行发射机框图；图2为基于FFT的多路并行接收机框图。具体实施方式下面结合附图和实施例，详细描述本发明的技术方案：实施例以一条DBPSK系统的数据接收链路为例子来讲述基带数字信息的处理流程，系统框图如图1、图2所示，链路包括远端射频发射机和并行信号接收机。并行发射机包含RF(射频电路)、ADC(数模转换模块)、FPGA(现场可编程门阵列)和Matlab调制完成的时域混叠数据。并行接收机包括RF(射频电路)、由ADC(数模转换模块)、FPGA(现场可编程门阵列)组成的基带板，接收电路。本实施例具体实施过程如下：发射机发送时域混叠的1000路DBPSK调制信号，子信道带宽为200hz，波特率为100bps，信号帧格式如表1所示；表1发射数据帧格式前导设备标识数据长度时间戳密文MAC地址检验位0xAA0xF00x996bytes5bits19bits0to20bytes24bits16bits并行接收机接收远端发射机的1000路时域混叠信号，并转换为数字中频信号，中频采样率为409.6khz；并行接收机完成数据重组，依据本专利方案说明，重组使用一个长度为2048的滑动窗口分段，窗口每次的滑动样点为256；对重组数据进行加窗，本实施例中选用了矩形窗，然后进行FFT计算；FFT模块完成计算进行相位补偿，FFT点数为2048；依次对1000路子信道信号进行相位补偿；进行有效帧检测，提取各信道上的有效信号；对各信道有效帧信号进行定时同步和频偏校正；最终完成DBPSK解调，并与发送机比较计算误码率。显然，本领域的技术人员应该明白，本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。另外，本实施例仅以DBPSK通信链路来讲诉，但不仅限于DBPSK接收端链路。它还可以包括其他调制方式的各种通信系统。当前第1页1 2 3