一种点对多点高速突发调制器、解调器及调制解调装置的制作方法

本实用新型涉及通信领域中的一种点对多点高速突发调制解调装置，特别适用于突发通信时间短、能够实时估计信道特性、抗多径能力强，可以应用在慢时变信道中的点对多点调制解调装置。

背景技术：

传统的点对多点调制解调装置多采用环路同步外加时域均衡的方式来实现，同步时间长，均衡器收敛慢,无法实时估计信道的变化特性，抗多径能力有限，且无法应用在慢时变信道环境中。当通信节点数较多、每节点通信容量较大时，每个通信节点突发通信时间就会非常短，如果仍采用上述调制解调装置，此时同步环路及时域均衡器就会因预留保护时间不够而无法收敛，调制解调装置无法正常工作。

技术实现要素：

本实用新型的目的就是针对上述点对多点调制解调装置的不足而提出一种能够实时估计信道特性、快速同步、快速均衡，且抗多径能力强的高速突发调制解调装置。

本实用新型的目的是这样实现的：一种点对多点高速突发调制器，包括RS纠错编码器15、高速缓冲分块单元16、星座映射器17、前导插入单元18和平方根数字成形单元19；RS纠错编码器15的有效业务数据端口接收外部有效业务数据，数据使能输入端口接收外部数据使能，编码时钟端口接收外部编码时钟，RS纠错编码器15的纠错编码输出端口与高速缓冲分块单元16的纠错编码输入端口相连接，数据使能输出端口与高速缓冲分块单元16的数据使能输入端口相连接；

高速缓冲分块单元16的分块输出端口与星座映射器17的分块输入端口相连接，数据使能输出端口与星座映射器17的数据使能输入端口相连接；

星座映射器17的I路星座符号输出端口与前导插入单元18的I路星座符号输入端口相连接，Q路星座符号输出端口与前导插入单元18的Q路星座符号输入端口相连接，数据使能输出端口与前导插入单元18的数据使能输入端口相连接；

前导插入单元18的I路突发帧输出端口与平方根数字成形单元19的I路突发帧输入端口相连接，Q路突发帧输出端口与平方根数字成形单元19的Q路突发帧输入端口相连接，数据使能输出端口与平方根数字成形单元19的数据使能输入端口相连接；

平方根数字成形单元19的I路基带数字调制信号输出端口输出I路基带数字调制信号，Q路基带数字调制信号输出端口输出Q路基带数字调制信号。

一种点对多点高速突发解调器，包括数字匹配滤波器20、立方内插器21、峰值搜索同步器22、相位跟踪模块26、星座解映射模块27和RS译码器模块28；数字匹配滤波器20的I路零中频数字信号输入端口接收外部I路零中频数字信号，Q路零中频数字信号输入端口接收外部Q路零中频数字信号，解调时钟输入端口接收外部解调时钟，I路信号滤波输出端口均与峰值搜索同步器22的I路信号滤波输入端口和立方内插器21的I路信号滤波输入端口相连接，Q路信号滤波输出端口均与峰值搜索同步器22的Q路信号滤波输入端口和立方内插器21的Q路信号滤波输入端口相连接；

峰值搜索同步器22的最大点索引输出端口与立方内插器21的最大点索引输入端口相连接，数据有效使能输出端口与立方内插器21的数据有效使能输入端口相连接；

立方内插器21的I路最佳值输出端口与相位跟踪模块26的I路最佳值输入端口相连接，Q路最佳值输出端口与相位跟踪模块26的Q路最佳值输入端口相连接，数据有效使能输出端口与相位跟踪模块26的数据有效使能输入端口相连接；

相位跟踪模块26的I路校正信号输出端口与星座解映射模块27的I路校正信号输入端口相连接，Q路校正信号输出端口与星座解映射模块27的Q路校正信号输入端口相连接，数据有效使能输出端口与星座解映射模块27的数据有效使能输入端口相连接；

星座解映射模块27的串行数据流输出端口与RS译码器模块28的串行数据流输入端口相连接，数据有效使能输出端口与RS译码器模块28的数据有效使能输入端口相连接；

RS译码器模块28的译码输出端口输出译码后的数据，数据有效使能输出端口输出数据有效使能。

其中，还包括快速时域信道估计模块23、快速傅里叶变换模块24和频域迫零均衡模块25；立方内插器21的I路最佳值输出端口与快速时域信道估计模块23的I路最佳值输入端口相连接，Q路最佳值输出端口与快速时域信道估计模块23的Q路最佳值输入端口相连接，数据有效使能输出端口与快速时域信道估计模块23的数据有效使能输入端口相连接；

快速时域信道估计模块23的I路信道参数输出端口与快速傅里叶变换模块24的I路信道参数输入端口相连接，Q路信道参数输出端口与快速傅里叶变换模块24的Q路信道参数输入端口相连接，数据有效使能输出端口与快速傅里叶变换模块24的数据有效使能输入端口相连接；

快速傅里叶变换模块24的I路频域数据输出端口与频域迫零均衡模块25的I路频域数据输入端口相连接，Q路频域数据输出端口与频域迫零均衡模块25的Q路频域数据输入端口相连接，数据有效使能输出端口与频域迫零均衡模块25的数据有效使能输入端口相连接；

频域迫零均衡模块25的I路频域均衡数据输出端口与相位跟踪模块26的I路频域均衡数据输入端口相连接，Q路频域均衡数据输出端口与相位跟踪模块26的Q路频域均衡数据输入端口相连接，数据有效使能输出端口与相位跟踪模块26的数据有效使能输入端口相连接；

相位跟踪模块26的I路校正数据输出端口与星座解映射模块27的I路校正数据输入端口相连接，Q路校正数据输出端口与星座解映射模块27的Q路校正数据输入端口相连接，数据有效使能输出端口与星座解映射模块27的数据有效使能输入端口相连接。

一种点对多点高速突发调制解调装置，包括数字光纤接口处理单元1、高速突发调制器2、D/A转换器3、第一有源低通滤波器4、IQ调制器5、上变频本振模块6、数控AGC7、IQ解调器8、下变频本振模块9、第二有源低通滤波器10、A/D转换器11、高速突发解调器12和硬件锁相环13；数字光纤接口处理单元1的光纤数据流输入端口接收外部高速光纤数据流，光纤数据流输出端口输出高速光纤数据流，有效业务数据输出端口与高速突发调制器2的有效业务数据输入端口相连接，数据使能输出端口与高速突发调制器2的数据使能输入端口相连接，业务数据输入端口与高速突发解调器12的业务数据输出端口相连接，业务数据使能输入端口与高速突发解调器12的业务数据使能输出端口相连接；

高速突发调制器2的I路基带数字调制信号输出端口与D/A转换器3的I路基带数字调制信号输入端口相连接，Q路基带数字调制信号输出端口与D/A转换器3的Q路基带数字调制信号输入端口相连接，编码时钟输入端口与硬件锁相环13的编码时钟输出端口相连接；

D/A转换器3的I路模拟信号输出端口与第一有源低通滤波器4的I路模拟信号输入端口相连接，Q路模拟信号输出端口与第一有源低通滤波器4的Q路模拟信号输入端口相连接，模数转换时钟输入端口与硬件锁相环13的模数转换时钟输出端口相连接；

第一有源低通滤波器4的I路滤波信号输出端口与IQ调制器5的I路滤波信号输出端口相连接，Q路滤波信号输出端口与IQ调制器5的Q路滤波信号输出端口相连接；

IQ调制器5的载波信号输入端口与变频本振模块6的载波信号输出端口相连接，模拟中频输出端口输出模拟中频信号；

数控AGC 7的模拟中频输入端口接收外部模拟中频输入信号，信号放大输出端口与IQ解调器8的信号放大输入端口相连接；

IQ解调器8的I路混频信号输出端口与第二有源低通滤波器10的I路混频信号输入端口相连接，Q路混频信号输出端口与第二有源低通滤波器10的Q路混频信号输入端口相连接，本振信号输入端口与下变频本振模块9的本振信号输出端口相连接；

第二有源低通滤波器10的I路滤波信号输出端口与A/D转换器11的I路滤波信号输入端口相连接，Q路滤波信号输出端口与A/D转换器11的Q路滤波信号输入端口相连接；

A/D转换器11的I路采样信号输出端口与高速突发解调器12的I路采样信号输入端口相连接，Q路采样信号输出端口与高速突发解调器12的Q路采样信号输入端口相连接，数模转换时钟输入端口与硬件锁相环13的数模转换时钟输出端口相连接；

高速突发解调器12的解码时钟输入端口与硬件锁相环13的解码时钟输出端口相连接；

硬件锁相环13的参考时钟输入端口接收外部参考时钟。

其中，所述的数字光纤接口处理单元1的物理接口为单模或多模数字光纤接口。

本实用新型与背景技术相比具有如下优点：

1、本实用新型能够实时估计信道变化特性。由于在高速突发调制器2中插入了已知的前导序列，并采用了帧结构，而高速突发解调器12可以利用这些已知信息估计出信道的实时变化特性，因此该点对多点高速调制解调装置可以应用在慢时变信道环境中。

2、本实用新型具有快速同步、快速均衡的能力。由于高速突发解调器12中峰值搜索同步器22采用了快速峰值搜索算法，可以在几十个符号量级实现快速同步，而频域迫零均衡模块25采用修正的迫零均衡算法，可以利用快速时域信道估计模块23的结果来实现对接收信号的快速均衡。

3、本实用新型具有较强的抗多径能力。通过在高速突发调制器2中灵活插入不同的抗多径前导序列，可以对抗微秒量级的多径。

4、本实用新型采用大规模现场可编程逻辑器件制作，具有电路结构简单、配置灵活、体积小、性能可靠的优点。

附图说明

图1是本实用新型的高速突发调制解调装置的电原理方框图。

图2是本实用新型高速突发调制器2实施例的电原理方框图。

图3是本实用新型高速突发解调器12实施例的电原理方框图。

具体实施方式

参照图1至图3，本实用新型由数字光纤接口处理单元1、高速突发调制器2、D/A转换器3、第一有源低通滤波器4、IQ调制器5、上变频本振模块6、数控AGC7、IQ解调器8、下变频本振模块9、第二有源低通滤波器10、A/D转换器11、高速突发解调器12、硬件锁相环13和电源14组成。图1是本实用新型的高速突发调制解调装置电原理方框图，实施例按图1连接线路。

数字光纤接口处理单元1将外部接口A输入的高速光纤数据流进行分离，分离出的有效业务数据和数据使能输出至高速突发调制器2；高速突发调制器2采用数据缓冲分块然后再采用插入前导、平方根成形的方式输出两路基带数字调制信号；2路基带数字调制信号经过D/A转换器3后转换成2路模拟信号；2路模拟信号送入第一有源低通滤波器4滤除带外杂散，其输出信号与上变频本振模块6产生的载波通过IQ调制器5调制到端口C输出的模拟中频输出信号；数控AGC7将由端口D接收的模拟中频输入信号放大至恒定电平后送至IQ解调器8，其与下变频本振模块9产生的本振信号混频后送至第二有源低通滤波器10，滤除镜像及带外杂散后，输出信号送至A/D转换器11进行模数采样，采样后的信号送至高速突发解调器12进行突发解调，最后将输出的业务数据与业务数据使能送至数字光纤接口处理单元1进行处理后，由端口B将高速的光纤数据流进行输出；参考时钟送往硬件锁相环13进行锁相及倍频后送往高速突发调制器2、高速突发解调器12、D/A转换器3、A/D转换器11，为其提供处理时钟信号。

数字光纤接口处理单元1采用美国Altera公司生产的StratixVIGX系列芯片制作。D/A转换器3采用美国AD公司的AD9788芯片制作。第一有源低通滤波器4、第二有源低通滤波器10由Hittite公司的HMC900LP制作。上变频本振模块6、下变频本振模块9由美国MINI公司的Si4133芯片制作。IQ调制器5由TI公司的TRF370417制作。IQ解调器8由LINEAR公司的LT5575制作。A/D转换器11由AD公司的AD9643制作。硬件锁相环13由AD公司生产的AD9518芯片制作。

高速突发调制器2的作用是将从数字光纤接口处理单元分离出来的有效数据信息进行纠错编码后，再进行前导插入及数字成形，从而实现信号的限带传输。它由RS纠错编码器15、高速缓冲分块单元16、星座映射器17、前导插入单元18和平方根数字成形单元19组成，图2是本实用新型高速突发调制器2的电原理图，实施例按图2连接线路。

从数字光纤接口处理单元1分离出的有效业务数据送入RS纠错编码器15完成前向纠错编码后送入高速缓冲分块单元16；高速缓冲分块单元16将连续的业务数据进行分块后送往星座映射器17；星座映射器17完成信号的星座映射后送入前导插入单元18；前导插入单元18在信号中插入用于同步的前导序列后，完成一个突发帧的形成；然后该信号送往平方根数字成形单元19完成信号的平方根数字成形，从而提高频谱利用率；完成数字成形后输出至D/A转换器3；硬件锁相环13将外接的参考时钟锁相与倍频后，送入RS纠错编码器15，为其提供编码时钟信号。实施例RS纠错编码器15、高速缓冲分块单元16、星座映射器17、前导插入单元18、平方根数字成形单元19均由美国Altera公司生产的StratixVI GX系列FPGA芯片制作。

高速突发解调器12的作用是完成零中频接收信号的最佳接收，同时完成信号的RS译码，并将有效业务数据及业务数据使能送给数字光纤接口处理单元1。它由数字匹配滤波器20、立方内插器21、峰值搜索同步器22、快速时域信道估计模块23、快速傅里叶变换模块24、频域迫零均衡模块25、相位跟踪模块26、星座解映射模块27和RS译码器模块28组成。图3是本实用新型高速突发解调器12的电原理图，实施例按图3连接线路。

A/D转换器11输出的零中频数字采样信号送入数字匹配滤波器20完成信号的匹配滤波后分为两路，一路送入峰值搜索同步器22，该模块通过搜索信号互相关的峰值来找到符号采样值的最大点索引，并将其送给立方内插器21；立方内插器21利用缓存的匹配后数据及最大点索引，内插出信号的最佳点，而后送入快速时域信道估计模块23，该模块通过前导已知序列快速估计出信道参数后送给快速傅里叶变换模块24；快速傅里叶变换模块24将缓存的匹配后数据及信道参数转变为频域数据后送入频域迫零均衡模块25；频域迫零均衡模块25利用迫零均衡的修正算法完成接收数据的频域均衡，均衡后的数据送入相位跟踪模块26；相位跟踪模块26完成数据的快速傅里叶逆变换，并将逆变换后的数据进行互相关计算出残余相位偏移并进行相应校正，校正后的数据送给星座解映射模块27；星座解映射模块27完成数据流的解映射，并转变为串行数据流后送给RS译码器模块28；RS译码器模块28完成数据的前向纠错译码并将数据送给数字光纤接口处理单元1。实施例数字匹配滤波器20、立方内插器21、峰值搜索同步器22、快速时域信道估计模块23、快速傅里叶变换模块24、频域迫零均衡模块25、相位跟踪模块26、星座解映射模块27和RS译码器模块28均由美国Altera公司生产的StratixVI GX系列FPGA芯片制作。

硬件锁相环13作用是通过其输入端口1接收时钟输入端口E的参考时钟信号，经过锁相倍频后，其输出端口2给高速突发调制器2提供时钟信号，其输出端口3给D/A转换器3提供时钟信号，其输出端口4给高速突发解调器12提供时钟信号，其输出端口5给A/D转换器11提供时钟信号。

电源14提供整个调制解调器的直流电压，由通用的直流电源模块提供，其输出+V为3.3V。

本实用新型简要工作原理如下：

在发端，数字光纤接口处理单元1将外部接口A输入的高速光纤数据流进行分离，分离出的有效业务数据流和数据使能输出至高速突发调制器2，高速突发调制器采用数据缓冲分块然后再采用插入前导、平方根成形的方式输出两路基带数字调制信号，2路基带数字调制信号经过D/A转换器3后转换成2路模拟信号，2路模拟信号送入有源低通滤波器4滤除带外杂散，其输出信号与上变频本振模块6产生的载波通过IQ调制器5调制到C端口输出的模拟中频输出信号。

在收端，数控AGC 7将由端口D接收的模拟中频输入信号放大至恒定电平后送至IQ解调器8，其与下变频本振模块9产生的本振信号混频后送至有源低通滤波器10，滤除镜像及带外杂散后，输出信号送至A/D转换器11进行模数采样，采样后的信号送至高速突发解调器12进行突发解调，最后将输出的业务数据与业务数据使能送至数字光纤接口处理单元1进行处理后，由端口B将高速的光纤数据流进行输出。

本实用新型安装结构如下：

把图1、图2、图3中所有电路器件安装在1块尺寸大小长×宽×高为220×115×20mm的印制板上，电路板上安装A、B光纤数据流输入输出插座及模拟中频输出信号端口C、模拟中频输入信号端口D、参考时钟输入端口E三个电缆插座，外加电源输入插座组成本实用新型。