一种DSL系统中抵消线路串扰的方法、设备和系统与流程

本发明涉及通信技术领域，特别涉及一种数字用户线路(digitalsubscriberline，dsl)系统中抵消线路串扰的方法、设备和系统。

背景技术：

xdsl是各种类型dsl的总称，它是一种在电话双绞线(即无屏蔽双绞线utp，unshieldedtwistpair)传输的高速数据传输技术。xdsl除了包括idsl和shdsl等基带传输的dsl外，还包括通带传输的xdsl。通带传输的xdsl利用频分复用技术，使得xdsl与传统电话业务(pots)共存于同一对双绞线上，其中，xdsl占据高频段，pots占用4khz以下基带部分。pots信号与xdsl信号通过分离器分离。通带传输的xdsl采用离散多音频调制(dmt)。提供多路xdsl接入的系统叫做dsl接入复用器(dslam)，其系统模型如图1所示。

dslam设备作为接入节点(aceessnode，an)可接入多路用户驻地设备(customerpremisesequipment，cpe)，在an侧有多个中心局(centraloffice，co)分别与cpe一一对应。由于电磁感应原理，dslam接入的多路信号之间，会相互产生干扰，称为串扰(crosstalk)。多路信号之间产生的串扰包括：近端串扰(near-endcrosstalk，next)和远端串扰(far-endcrosstalk，fext)。next的形成过程如图2所示，co1向cpe1发送的上行数据流，会对与该co1邻近的co2产生next，cpe1向co1发送的下行数据流，也会对co2产生next。fext的形成过程如图3所示，co1向cpe1发送的上行数据流，会对与cpe1邻近的cpe2产生fext，cpe1向co1发送的下行数据流，会对co2产生fext。

next和fext能量都会随着频段升高而增强。如图4所示，现有的xdsl技术，如adsl，adsl2，adsl2+，vdsl，vdsl2等，均是采用上下行信道采用频分复用(frequencydivisionduplex，fdd)技术，此时next对系统的性能的影响可以忽略不计，主要存在fext的影响。但由于xdsl使用的频段越来越宽，fext愈发严重地影响vdsl2的传输性能。目前itu-t已经制定g.993.5标准，使用矢量化(vectoring)技术在co端进行联合收发来抵消fext信号。

由于dsl频谱资源有限，并且线路越长，衰减越大，因此提高频谱资源并不能提升性能。为了解决上述问题，提出了同频双工的通讯技术，如ssdsl、日本的tcm。在osd系统中，由于上/下行的频谱交叠，如图5所示，会产生next。由于同频双工技术使用的频率非常低，一般在1.104mhz以下，next不是非常严重。当使用的频带越宽时，受到next的影响将越来越严重，性能难以进一步。

综上所述，现有g.993.5标准中的vectoring技术虽然抵消了fext，但不能解决osd系统中存在的next问题，降低了osd系统的性能。为了降低next的影响，必须使用联合抵消的方式来消除next和fext。

技术实现要素：

本发明实施例提供了一种数字用户线路dsl系统中抵消线路串扰的方法、设备和系统，给出了一种同时抵消各路上行信号中的next信号和fext信号的处理方案，提高了处理速度，降低了处理时延。

第一方面，一种dsl系统中抵消线路串扰的方法，所述dsl系统包括多条dsl线路，且每条dsl线路连接一个co和一个cpe，该方法包括：

获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；

采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列中的各上行信号发送给各co。

结合第一方面，在第一种可能的实现方式中，获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，包括：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，包括：

根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列；以及

采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

结合第一方面的第一种可能的实现方式，在第三种可能的实现方式中，采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，包括：

采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第一方面，在第四种可能的实现方式中，获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，包括：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列；

采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，包括：采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第一方面、第一方面的第一种可能的实现方式、第一方面的第二种可能的实现方式、第一方面的第三种可能的实现方式、或第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述方法还包括：

获取每个co接收到的与该co对应的cpe发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；

采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；

采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；

根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；

根据确定出的变化量更新当前使用的联合上行抵消系数序列。

结合第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述联合上行抵消系数序列为：

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的第一联合上行抵消系数序列；或者

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第二联合上行抵消系数序列；或者

用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第三联合上行抵消系数序列。

第二方面，一种矢量化控制实体vce，该vce应用于dsl系统，所述dsl系统包括多条dsl线路，且每条dsl线路连接一个co和一个cpe，该vce包括：

信号获取模块，用于获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；

联合抵消模块，用于采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

处理模块，用于采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列中的各上行信号发送给各co。

结合第二方面，在第一种可能的实现方式中，信号获取模块具体用于：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述联合抵消模块采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，包括：

根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列；以及采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

结合第二方面的第一种可能的实现方式，在第三种可能的实现方式中，所述联合抵消模块采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，包括：

采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第二方面，在第四种可能的实现方式中，所述信号获取模块具体用于：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列；

所述联合抵消模块采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，包括：采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第二方面、第二方面的第一种可能的实现方式、第二方面的第二种可能的实现方式、第二方面的第三种可能的实现方式、或第二方面的第四种可能的实现方式，在第五种可能的实现方式中，所述信号获取模块还用于：获取每个cpe按照设定的周期向该cpe对应的co发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；

所述联合抵消模块还用于：采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；

所述处理模块还用于：采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

结合第二方面的第五种可能的实现方式，在第六种可能的实现方式中，所述联合上行抵消系数序列为：

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的第一联合上行抵消系数序列；或者

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第二联合上行抵消系数序列；或者

用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第三联合上行抵消系数序列。

第三方面，一种vce，该vce应用于dsl系统，该dsl系统包括多条dsl线路，且每条dsl线路连接一个co和一个cpe，该vce包括：

接收机，用于获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；以及将上行信号序列和下行信号序列同时发送到联合抵消器82；

联合抵消器，用于采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列发送至发射机83；

发射机，用于将所述第二信号序列中的各上行信号发送给各co。

结合第三方面，在第一种可能的实现方式中，接收机具体用于：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，该vce还包括：

fext预编码器，用于根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列，并将该下行预编码信号序列发送至联合抵消器82；

联合抵消器具体用于：采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列。

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

结合第三方面的第一种可能的实现方式，在第三种可能的实现方式中，联合抵消器具体用于：

采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第三方面，在第四种可能的实现方式中，接收机具体用于：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列；

联合抵消器具体用于：采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第三方面、第三方面的第一种可能的实现方式、第三方面的第二种可能的实现方式、第三方面的第三种可能的实现方式、或第三方面的第四种可能的实现方式，在第五种可能的实现方式中，接收机还用于：获取每个cpe按照设定的周期向该cpe对应的co发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；

联合抵消器还用于：采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

其中，所述联合上行抵消系数序列为：第一联合上行抵消系数序列、第二联合上行抵消系数序列、或者第三联合上行抵消系数序列。

结合第三方面的第五种可能的实现方式，在第六种可能的实现方式中，所述联合上行抵消系数序列为：

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的第一联合上行抵消系数序列；或者

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第二联合上行抵消系数序列；或者

用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第三联合上行抵消系数序列。

第四方面，一种dsl系统，该dsl系统包括多条dsl线路，且每条dsl线路连接一个co和一个cpe，该dsl系统还包括分别与co和cpe通信的vce，其中：

所述co用于：接收与该co对应的cpe发送的上行信号；向与该co对应的cpe发送下行信号；将接收到的上行信号和所发送的下行信号发送给所述vce；以及接收所述vce返回的无干扰信号的上行信号；

所述cpe用于：向与该cpe对应的co发送上行信号；

所述vce用于：获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；采用用于抵消各co的上行信号中的远端串扰fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列中的各上行信号发送给各co。

结合第四方面，在第一种可能的实现方式中，所述co具体用于：

对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号，并将不包含echo干扰信号的上行信号发送给所述vce；

所述vce具体用于：接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列。

结合第四方面的第一种可能的实现方式，在第二种可能的实现方式中，所述vce具体用于：

根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列；以及采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

结合第四方面的第一种可能的实现方式，在第三种可能的实现方式中，所述vce具体用于：

采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第四方面，在第四种可能的实现方式中，所述vce具体用于：

采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

结合第四方面、第四方面的第一种可能的实现方式、第四方面的第二种可能的实现方式、第四方面的第三种可能的实现方式、或第四方面的第四种可能的实现方式，在第五种可能的实现方式中，

所述co还用于：接收对应的cpe按照设定的周期发送的用于更新联合上行抵消系数序列的上行导频信号；按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号；将接收到的上行导频信号和所发送的下行导频信号发送给所述vce；

所述cpe还用于：按照设定的周期向对应的co发送用于更新联合上行抵消系数序列的上行导频信号；

所述vce还用于：获取每个co接收到的与该co对应的cpe发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

结合第四方面的第五种可能的实现方式，在第六种可能的实现方式中，所述联合上行抵消系数序列为：

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的第一联合上行抵消系数序列；或者

用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第二联合上行抵消系数序列；或者

用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的第三联合上行抵消系数序列。

本发明提供的方法、设备和系统中，经过一次联合抵消处理，即可抵消掉各co接收到的上行信号中的next信号和fext信号，从而提高了处理速度，降低了处理时延。

附图说明

图1为dsl系统的系统模型示意图；

图2为dsl系统中形成next的示意图；

图3为dsl系统中形成fext的示意图；

图4为fdddsl系统的频谱示意图；

图5为osddsl系统的频谱示意图；

图6为本发明提供的一种dsl系统中抵消线路串扰的方法的流程示意图；

图7为本发明提供的第一种vce的结构示意图；

图8为本发明提供的第二种vce的结构示意图；

图9为本发明提供的第三种vce的结构示意图；

图10为本发明提供的第四种vce的结构示意图；

图11为本发明提供的dsl系统的结构示意图。

具体实施方式

本发明中，采用fext抵消系数序列，对上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号；以及采用确定出的next信号，对第一信号序列进行next抵消处理，得到第二信号序列，从而给出了一种同时抵消各路上行信号中的next信号和fext信号的处理方案，提高了处理速度，降低了处理时延。

本发明实施例中，在dslam接入系统中部署了各co与各cpe后，先根据配置的导频信号确定出联合上行抵消系数序列(矩阵)，之后co侧与cpe侧进行正常的通信，并根据联合上行抵消系数序列(矩阵)，对co侧接收到的上行信号中的干扰信号(包括fext信号和next信号)进行抵消处理，以得到无干扰信号的上行信号。需要指出的是，本文中的co、co装置和co单元都是指相对于每个cpe的处理单元在an侧对应的处理单元或处理装置。下面对本发明中的联合上行抵消系数序列(矩阵)进行说明。

通过同步系统中全部通讯线路的上行链路(即co到cpe的链路)和下行链路(即cpe到co的链路)的上行同步符号和下行同步符号，估计出联合上行抵消系数序列(矩阵)。具体的：

控制各co的收发器与其相应的cpe的收发器在每对通讯线路的下行同步符号和上行同步符号中发送正交导频序列；根据各cpe反馈的下行误差信号和各co反馈的上行误差信号，分别估计下行fext串扰信道和下行next串扰信道、上行fext串扰信道和上行next串扰信道，从而估计得到各co的下行信号的预编码系数和各类型干扰信号的抵消系数(包括用于抵消各co的上行信号中的fext信号的fext抵消系数、用于抵消各co的上行信号中的next信号的next抵消系数、用于抵消各co的上行信号中的echo干扰信号的echo抵消系数等)，进而可以确定出fext抵消系数序列(矩阵)、next抵消系数序列(矩阵)、echo抵消系数序列(矩阵)、预编码系数序列(矩阵)等。联合上行抵消系数序列(矩阵)的确定包括以下三种优选方式：

方式1、将得到的fext抵消系数序列(矩阵)和next抵消系数序列(矩阵)进行合并，得到第一联合上行抵消系数序列(矩阵)。

较佳地，第一联合上行抵消系数序列(矩阵)m为：m＝c×q；

其中，c为得到的fext抵消系数序列(矩阵)，q为得到的next抵消系数序列(矩阵)。

方式2、将得到的fext抵消系数序列(矩阵)、next抵消系数序列(矩阵)、预编码系数序列(矩阵)进行合并，得到第二联合上行抵消系数序列(矩阵)。

较佳地，第二联合上行抵消系数序列(矩阵)m为：m＝c×q×p；

其中，c为得到的fext抵消系数序列(矩阵)，q为得到的next抵消系数序列(矩阵)，p为得到的预编码系数序列(矩阵)。

方式3、将得到的fext抵消系数序列(矩阵)、next抵消系数序列(矩阵)、echo抵消系数序列(矩阵)、预编码系数序列(矩阵)进行合并，得到第三联合上行抵消系数序列(矩阵)。

较佳地，第三联合上行抵消系数序列(矩阵)m为：

m＝c×(q+e)×p；

其中，c为得到的fext抵消系数序列(矩阵)，q为得到的next抵消系数序列(矩阵)，p为得到的预编码系数序列(矩阵)，e为得到的echo抵消系数序列(矩阵)。

下面结合说明书附图对本发明实施例作进一步详细描述。应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。

参见图6所示，本发明提供了一种dsl系统中抵消线路串扰的方法，该方法包括：

步骤61、获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列。

步骤62、采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号。

本步骤中，采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对上行信号序列进行fext抵消处理，以及采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号，可以同步进行。

步骤63、采用确定出的next信号，对第一信号序列进行next抵消处理，得到第二信号序列，并将第二信号序列中的各上行信号发送给各co。

本步骤中，对第一信号序列进行next抵消处理之后得到的第二信号序列中包含各路无干扰信号的上行信号，将该第二信号序列中的各路无干扰信号的上行信号发送给各co。

本发明提供的方法中，经过一次联合抵消处理，即可抵消掉各co接收到的上行信号中的next信号和fext信号，从而提高了处理速度，降低了处理时延。

本发明实施例中，步骤61～步骤63的执行主体为矢量化控制实体(vectoringcontrolentity，vce)，该vce分别与各co的收发器连接，以获取各co接收到的对应的cpe发送的上行信号、以及各co向对应的cpe发送的下行信号。该vce还通过各co与各cpe的收发器通讯，控制各cpe发送导频信号。

在实施中，较佳地，步骤62中，采用fext抵消系数序列，对上行信号序列进行fext抵消处理，得到第一信号序列，具体为：

将用于抵消各co的上行信号中的fext信号的fext抵消系数形成fext抵消系数序列c；以及

将fext抵消系数序列c与上行信号序列y进行矩阵相乘，得到该第一信号序列c1。

在实施中，较佳地，采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号，具体为：

将联合上行抵消系数序列与下行信号序列x进行矩阵相乘，得到的序列中包含各co的上行信号中的next信号。

本发明实施例中，采用的联合上行抵消系数序列不同，步骤62的处理也不同，具体如下：

一、若采用第一联合上行抵消系数序列，具体形式参见方式1的描述。

该方式下，步骤61具体为：接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，从而得到不包含echo干扰信号的上行信号。

需要说明的是，对于每个co来说，其echo干扰信号是指该co向其对应的cpe发送的下行信号被发射回来的信号，其会对该co接收到的上行信号造成干扰。

该方式下，步骤62中，采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号，具体为：

根据各co的下行信号的预编码系数形成的预编码系数序列，对下行信号序列进行预编码处理，得到下行信号序列对应的下行预编码信号序列；以及

采用第一联合上行抵消系数序列，对下行预编码信号序列进行处理，确定出各co的上行信号中的next信号。

需要说明的是，对于任一co来说，该co接收到的上行信号中包含的next信号是由其他co发送的下行信号形成的，该co接收到的上行信号中包含的fext信号是由与其他co对应的cpe发送的上行信号形成的。

该方式下，根据各co的下行信号的预编码系数形成的预编码系数序列，对下行信号序列进行预编码处理，得到下行信号序列对应的下行预编码信号序列，具体为：

将各co的下行信号的预编码系数形成预编码系数序列p；以及

将预编码系数序列p与下行信号序列x进行矩阵相乘，得到下行预编码信号序列。

二、若采用第二联合上行抵消系数序列，具体形式参见方式2的描述。

该方式下，步骤61具体为：接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，从而得到不包含echo干扰信号的上行信号。

需要说明的是，对于每个co来说，其echo干扰信号是指该co向其对应的cpe发送的下行信号被发射回来的信号，其会对该co接收到的上行信号造成干扰。

该方式下，步骤62中，采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号，具体为：

采用第二联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号。

需要说明的是，对于任一co来说，该co接收到的上行信号中包含的next信号是由其他co发送的下行信号形成的，该co接收到的上行信号中包含的fext信号是由与其他co对应的cpe发送的上行信号形成的。

针对该方式，对抵消处理过程进行详细说明，假设上行接收信号(即co接收到的cpe发送的信号)yus为：

yus＝hfextxus+hnextxds+hechoxds；

其中，xds表示下行发送信号(即co向cpe发送的信号)，xus表示上行发送信号(即cpe向co发送的信号，此处为无干扰的信号)，hfext表示上行的fext系数序列，其对角元为直接信道响应(直接通道是指cpe与其相应的co之间的通信通道)，且非对角元为fext串扰信道响应(fext串扰信道是指co与除自身对应的cpe之外的其他cpe之间的虚拟通信通道)；hnext表示上行的next系数序列，其对角元为0；hecho表示上行的echo系数序列，其对角元为每个co对应的echo信道响应，且非对角元为0。

经抵消处理后，可得抵消后的上行接收信号为yus＝c(yus-e·pxds-q·pxds)；其中，p表示下行发送信号的预编码系数序列，c为上行的fext抵消系数序列，q为上行的next抵消系数序列，e为上行的echo抵消系数序列。

上述公式可以变形得到：yus＝c(yus-e·pxds)-cq·pxds；

其中，yus-e·pxds为经过echo抵消处理后的上行接收信号，cqp为第二联合抵消系数序列。

三、若采用第三联合上行抵消系数序列，具体形式参见方式3的描述。

该方式下，步骤61具体为：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，形成包括所有co的上行信号的上行信号序列。即该方式下，各co无需预先对接收到的上行信号进行echo抵消处理。

该方式下，步骤62中，采用预先配置的联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号，具体为：

采用第三联合上行抵消系数序列，对下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号。

需要说明的是，对于任一co来说，该co接收到的上行信号中包含的next信号是由其他co发送的下行信号形成的，该co接收到的上行信号中包含的fext信号是由与其他co对应的cpe发送的上行信号形成的。

对于每个co来说，其echo干扰信号是指该co向其对应的cpe发送的下行信号被发射回来的信号，其会对该co接收到的上行信号造成干扰。

针对该方式，对抵消处理过程进行详细说明，假设上行接收信号yus为：

yus＝hfextxus+hnextxds+hechoxds；

其中，xds表示下行发送信号，xus表示上行发送信号，hfext表示上行的fext系数序列，其对角元为直接信道响应，且非对角元为fext串扰信道响应；hnext表示上行的next系数序列，其对角元为0；hecho表示上行的echo系数序列，其对角元为每个co对应的echo信道响应，且非对角元为0。

经抵消处理后，可得抵消后的信号：

yus＝c(yus-e·pxds-q·pxds)；

其中，p表示下行信号的预编码系数序列，c为上行的fext抵消系数序列，q为上行的next抵消系数序列，e为上行的echo抵消系数。

该方式下，将上行echo抵消系数看成是co自己对自己的next抵消系数，放在next抵消系数序列的对角线，合并成新的上行的next抵消系数序列：则上述公式可以变形得到：其中，为第三联合抵消系数序列。

基于上述任一实施例，该方法还包括对当前使用的联合上行抵消系数序列进行更新，具体如下：

获取每个co接收到的与该co对应的cpe发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照该周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；

采用fext抵消系数序列，对第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对下行导频信号序列进行处理，确定出各上行导频信号中的next信号；

采用确定出的next信号，对第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；

根据第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；

以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

本发明实施例中，各co与其对应的cpe进行通信时，cpe可以周期性向co发送导频信号，即在发送通信数据的过程中可以插入发送导频信号，例如，每发送完255个符号后，发送一次导频信号。

本发明实施例提供的联合上行抵消系数序列的更新方法中，只要确定出联合上行抵消系数序列的变化量即可，无需分别更新next抵消系数序列、fext抵消系数序列、预编码系数序列、echo抵消系数序列，再将更新的各抵消系数序列进行合并而形成新的联合上行抵消系数序列。从而降低了抵消算法的复杂度。

举例说明，抵消前上行同步符号上的上行接收信号yus为：

其中，xds表示下行发送信号，xus表示上行发送信号，hfext表示上行的fext信道序列，其对角元为直接信道响应，且非对角元为fext串扰信道响应；表示上行的next信道序列，其对角元为上行的echo信道响应，且非对角元为next串扰信道响应。

经抵消后，上行同步符号上的上行接收信号yus为：

记这样我们只需确定出联合抵消系数的变化量，而不需要分别确定出δc,δp各系数序列的变化量，从而降低了算法的复杂度。

上述方法处理流程可以用软件程序实现，该软件程序可以存储在存储介质中，当存储的软件程序被调用时，执行上述方法步骤。

基于同一发明构思，本发明还提供了一种矢量化控制实体vce，该vce应用于dsl系统，该dsl系统包括多条dsl线路，且每条dsl线路连接一个co和一个cpe，其中，参见图7所示，该vce包括：

信号获取模块71，用于获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；

联合抵消模块72，用于采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

处理模块73，用于采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列中的各上行信号发送给各co。

在实施中，作为第一种优选的实现方式，信号获取模块71具体用于：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

该方式下，联合抵消模块72采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，具体为：

根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列；以及采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

作为第二种优选的实现方式，信号获取模块71具体用于：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

该方式下，联合抵消模块72采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，具体为：

采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

作为第三种优选的实现方式，信号获取模块71具体用于：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列。

该方式下，联合抵消模块72采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号，具体为：采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

基于上述任一实施例，信号获取模块71还用于：获取每个cpe按照设定的周期向该cpe对应的co发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；

联合抵消模块72还用于：采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；

处理模块73还用于：采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

其中，所述联合上行抵消系数序列为：第一联合上行抵消系数序列、第二联合上行抵消系数序列、或者第三联合上行抵消系数序列。

基于同一发明构思，本发明还提供了一种vce，该vce应用于dsl系统，该dsl系统包括多条dsl线路，且每条dsl线路连接一个co和一个cpe，其中，参见图8所示，该vce包括：

接收机81，用于获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；以及将上行信号序列和下行信号序列同时发送到联合抵消器82；

联合抵消器82，用于采用用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列发送至发射机83；

发射机83，用于将所述第二信号序列中的各上行信号发送给各co。

在实施中，作为第一种优选的实现方式，接收机81具体用于：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

该方式下，参见图9所示，每个co中包括echo抵消器，用于对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

该方式下，参见图9所示，vce还包括：

fext预编码器84，用于根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列，并将该下行预编码信号序列发送至联合抵消器82；

联合抵消器82具体用于：采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列。

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

作为第二种优选的实现方式，接收机81具体用于：

接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列；

其中，每个co在接收到与自身对应的cpe发送的上行信号后，对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

该方式下，参见图10所示，每个co中包括echo抵消器，用于对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号。

该方式下，联合抵消器82具体用于：

采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

作为第三种优选的实现方式，接收机81具体用于：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列。

该方式下，联合抵消器82具体用于：采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

基于上述任一实施例，接收机81还用于：获取每个cpe按照设定的周期向该cpe对应的co发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；

联合抵消器82还用于：采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

其中，所述联合上行抵消系数序列为：第一联合上行抵消系数序列、第二联合上行抵消系数序列、或者第三联合上行抵消系数序列。

基于同一发明构思，参见图11所示，本发明还提供了一种dsl系统，该dsl系统包括多条dsl线路，且每条dsl线路连接一个co10和一个cpe20，该dsl系统还包括分别与co10和cpe20通信的vce30，其中：

所述co10用于：接收与该co对应的cpe发送的上行信号；向与该co对应的cpe发送下行信号；将接收到的上行信号和所发送的下行信号发送给所述vce；以及接收所述vce返回的无干扰信号的上行信号；

所述cpe20用于：向与该cpe对应的co发送上行信号；

所述vce30用于：获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，以及获取每个co向自身对应的cpe发送的下行信号，并形成包括所有co的下行信号的下行信号序列；采用用于抵消各co的上行信号中的远端串扰fext信号的fext抵消系数形成的fext抵消系数序列，对所述上行信号序列进行fext抵消处理，得到第一信号序列，并采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号；以及采用确定出的next信号，对所述第一信号序列进行next抵消处理，得到第二信号序列，并将所述第二信号序列中的各上行信号发送给各co。

在实施中，作为第一种优选的实现方式，所述co10具体用于：对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号，并将不包含echo干扰信号的上行信号发送给所述vce。

该方式下，所述vce30获取每个co接收到的与该co10对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，具体为：接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列。

该方式下，所述vce30采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号，具体为：根据各co的下行信号的预编码系数形成的预编码系数序列，对所述下行信号序列进行预编码处理，得到所述下行信号序列对应的下行预编码信号序列；以及采用第一联合上行抵消系数序列，对所述下行预编码信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第一联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、以及用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列，进行合并形成的。

作为第二种优选的实现方式，所述co10具体用于：对接收到的上行信号进行echo干扰抵消处理，得到不包含echo干扰信号的上行信号，并将不包含echo干扰信号的上行信号发送给所述vce。

该方式下，所述vce30获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，具体为：接收每个co转发的不包含回波echo干扰信号的上行信号，并形成包括所有co的不包含回波echo干扰信号的上行信号的上行信号序列。

该方式下，所述vce30采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号，具体为：采用第二联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号；

其中，所述第二联合上行抵消系数序列为用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

作为第三种优选的实现方式，所述co10具体用于：将接收到的上行信号直接发送给所述vce。

该方式下，所述vce30获取每个co接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列，具体为：接收每个co转发的自身接收到的与该co对应的cpe发送的上行信号，并形成包括所有co的上行信号的上行信号序列。

所述vce30采用预先配置的联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的近端串扰next信号，具体为：

采用第三联合上行抵消系数序列，对所述下行信号序列进行处理，确定出各co的上行信号中的next信号和echo干扰信号；

其中，所述第三联合上行抵消系数序列为用于抵消各co的上行信号中的echo干扰信号的echo抵消系数形成的echo抵消系数序列、用于抵消各co的上行信号中的next信号的next抵消系数形成的next抵消系数序列、用于抵消各co的上行信号中的fext信号的fext抵消系数形成的fext抵消系数序列、以及各co的下行信号对应的预编码系数形成的预编码系数序列，进行合并而形成的。

基于上述任一实施例，所述co10还用于：接收对应的cpe按照设定的周期发送的用于更新联合上行抵消系数序列的上行导频信号；按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号；将接收到的上行导频信号和所发送的下行导频信号发送给所述vce；

所述cpe20还用于：按照设定的周期向对应的co发送用于更新联合上行抵消系数序列的上行导频信号；

所述vce30还用于：获取每个co接收到的与该co对应的cpe发送的用于更新联合上行抵消系数序列的上行导频信号，并形成第一上行导频信号序列；以及获取每个co按照所述周期向自身对应的cpe发送的用于更新所述联合上行抵消系数序列的下行导频信号，并形成下行导频信号序列；采用所述fext抵消系数序列，对所述第一上行导频信号序列中的fext信号进行抵消处理，得到第二上行导频信号序列；采用当前使用的联合上行抵消系数序列，对所述下行导频信号序列进行处理，确定出各上行导频信号中的next信号；采用确定出的next信号，对所述第二上行导频信号序列进行next抵消处理，得到第三上行导频信号序列；根据所述第三上行导频信号序列以及预先配置的无干扰信号的上行导频信号形成的第四上行导频信号序列，确定出联合上行抵消系数序列的变化量；以及根据确定出的变化量更新当前使用的联合上行抵消系数序列。

其中，所述联合上行抵消系数序列为：第一联合上行抵消系数序列、第二联合上行抵消系数序列、或者第三联合上行抵消系数序列。

本发明中所提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。并且上述的装置实施例和系统实施例中的描述具体流程处理或方式步骤均保持和方法实施例一致，能相互结合。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。