一种CMOS图像传感器及图像输出方法与流程

文档序号：16687494发布日期：2019-01-22 18:28阅读：2642来源：国知局

本发明涉及图像传感器领域，具体涉及一种cmos图像传感器及图像输出方法。

背景技术：

消费电子用图像传感器对性价比的要求较高。在保持性能不变的前提下，通过缩小图像传感器芯片面积，增加每张晶圆上产出的芯片数目，是降低产品成本的直接方式。因此图像传感器开始采用芯片级流水线式模数转换器类型的图像传感器，即一个图像传感器只使用一个流水线工作模式的模数转换器。相较传统的采用列级模数转换器的图像传感器，即每一列像素单元需要对应一个列级模数转换器的图像传感器，采用芯片级流水线式模数转换器类型的图像传感器在读出电路的芯片面积上，已经具备一定小型化的优势。

现有技术中的列级采样保持电路，都是一列像素单元使用一组2个采样保持电容，该采样保持电容包含一个用于存储复位信号的电容和另外一个用于存储光信号的电容，如图1所示。一行上每列的像素单元，依次串行经过一个流水线式模数转换器，转换成一行的数字信号，然后再逐行输出整幅图像。现有技术中上述采样电容也画在一个列级电路的版图面积内，如图2所示。

但是，由于现有技术中的图像传感器结构需要采用列级相关双采样电路，采样电路中的采样保持电容还是会占掉很大一部分芯片面积，特别是为了保证采样信号的匹配，不失真以及减少噪声的引入，采样电容的值需要越大越好。在实际生产应用中，每一二个采样电容的电容值在500ff左右，为了保证该电容值足够大，列级相关双采样电路的面积就需要足够大，因此列级相关双采样电路在整个图像传感器版图中需要占据相当大的面积，并不利于芯片的高集成度发展方向。

基于对感光性能的高要求，图像传感器像素单元通常需要保持尽量大的面积，而且对应一定的光学镜头尺寸，像素单元的尺寸基本统一。因此，我们还需要进一步探索更加合理的像素单元结构以及版图布局，并对读出电路进行合理的整合，以缩小图像传感器除像素阵列外的芯片面积，同时维持产品性能不变。

技术实现要素：

本发明的目的是提供一种cmos图像传感器，在像素单元中增加了开关和用于存储信号的电容，并且相邻的两列像素单元共用一个列级采样保持电路和列级读出电路，经过一次曝光即可输出一副完整的图像，采用本发明结构可以大幅缩减芯片面积，达到降低芯片成本的效果。

为了实现上述目的，本发明采用如下技术方案：一种cmos图像传感器，包括像素阵列、a/2个列级采样保持电路、列选编码及驱动电路和流水线模数转换器，所述像素阵列包含b行a列像素单元，所述第m列像素单元和第m+1列像素单元共用一个列级采样保持电路，所述a/2个列级采样保持电路连接至所述列选编码及驱动电路，所述列选编码及驱动电路的另一端连接所述流水线模数转换器；其中，a为大于等于2的偶数，b为大于等于1的整数，m为奇数，且1≤m＜a。

进一步地，所述像素阵列中第n行第m列像素单元和第n行第m+1列像素单元同时复位曝光，并依次被读出，其中，n为整数，且1≤n≤b

进一步地，所述cmos图像传感器还包括a/2个列级读出电路，其中，所述像素阵列中第m列像素单元和第m+1列像素单元共用一个列级读出电路。

进一步地，述第n行第m列像素单元包括光电二极管pdn,m、传输控制mos管mt1_n、开关s01_n和电容c01_n，所述第n行第m+1列像素单元包括光电二极管pdn,m+1、传输控制mos管mt2_n、开关s02_n和电容c02_n，所述第n行第m列像素单元和第n行第m+1列像素单元共用复位mos管mr_n、放大mos管mf_n和行选mos管mrow_n，具体连接关系为：所述光电二极管pdn,m的正极与地电平相连，负极与所述传输控制mos管mt1_n的漏极相连；所述传输控制mos管mt1_n的源极与所述电容c01_n的一端及所述开关so1_n的一端共同连接，所述传输控制mos管mt1_n的栅极与传输控制信号tx01_n相连；所述电容c01_n的另一端与地电平相连；所述开关s01_n的另一端与放大mos管mf_n的栅极、复位mos管mr_n的源极、开关s02_n的一端共同连接；所述光电二极管pdn,m+1的正极与地电平相连，负极与传输控制mos管mt2_n的漏极相连；所述传输控制mos管mt2_n的源极与所述电容c02_n的一端及所述开关so2_n的另一端共同连接，所述传输控制mos管mt2_n的栅极与传输控制信号tx02_n相连；所述电容c02_n的另一端与地电平相连；所述开关s02_n的另一端与放大mos管mf_n的栅极、复位mos管mr_n的源极、开关s01_n的一端共同连接；所述复位mos管mr_n的栅极与复位信号rst_n相连，所述复位mos管mr_n的漏极与电源正极vdd相连；所述放大mos管mf_n的漏极与电源正极vdd相连，所述放大mos管mf_n的源极与行选mos管mrow_n的漏极相连，所述行选mos管mrow_n的栅极与行选信号rs_n相连，所述行选mos管mrow_n的源极作为图像传感器阵列中第n行第m列及第n行第m+1列像素单元共同的信号输出端。

进一步地，所述像素阵列中每列像素单元的信号输出端连接在一起。

进一步地，所述像素阵列中每行像素单元中奇数列的控制信号均相同，偶数列的控制信号均相同。

进一步地，所述像素单元中的mos管均为nmos管。

进一步地，所述像素阵列中的源极和漏极可以互换。

一种采用本发明cmos图像传感器进行图像输出的方法，包括如下步骤：

s01：同时关闭像素阵列中第n行像素单元中的开关s01_n和开关s02_n，对像素阵列第n行中的像素单元同时进行复位；其中，n为整数，且1≤n≤b；

s02：打开开关s02_n，保持住像素阵列第n行中偶数列像素单元的复位信号；

s03：对像素阵列第n行中的像素单元同时进行曝光，此时，曝光后的光信号存储在光电二极管中；

s04：控制信号tx01_n变为高电平，使得第n行中奇数列像素单元中光电二极管中的光信号传输至电容c01_n中，之后读出第n行中奇数列图像；

s05：控制信号tx02_n变为高电平，使得第n行中偶数列像素单元中光电二极管中的光信号传输至电容c02_n中，之后读出第n行中偶数列组图像；

s06：将第n行中奇数列图形和偶数列图像组合成第n行图像；

s07：重复步骤s01-s06，对像素阵列中的所有行进行复位曝光读出，得出完整的图像。

本发明的有益效果为：本发明中像素单元中增加了开关和用于存储信号的电容，并且相邻的奇偶列像素单元共用一个列级采样保持电路，经过一次曝光即可输出奇偶列图像。相比于现有技术中每列像素对应一个列级采样保持电路，本发明能够实现芯片面积上的小型化。同时，因为奇偶列共享的列级采样保持电路可以避免列与列之间因为设计规则的要求导致的版图面积损失，从而在电容值大小一定的情况下，又进一步减小了芯片在列方向所占据的面积。因此，本发明结构能够大幅缩减了芯片面积，达到了降低芯片成本的效果。

附图说明

附图1为现有技术中列级采样保持电路的结构示意图。

附图2为现有技术中cmos图像传感器的结构示意图。

附图3为现有技术中cmos图像传感器的像素单元的结构示意图。

附图4为本发明中cmos图像传感器的的结构示意图。

附图5为本发明中cmos图像传感器的像素单元的结构示意图。

附图6为本发明中cmos图像传感器的版图示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。

如附图1所述，一般的列级采样保持电路都是一列像素单元使用一组2个采样保持电容，具体包含一个用于存储复位信号的电容和另外一个用于存储光信号的电容。一行上每列的像素单元，依次串行经过一个流水线式模数转换器，转换成一行的数字信号，然后再逐行输出整幅图像。采样电容也画在一个列级电路的版图面积内，如图2所示。

现有技术中采用上述列级采样保持电路对应的像素单元结构如附图3所示，每一个像素单元的结构均相同，图像传感器阵列中第n行第m列像素单元的光电二极管pd的正极与地电平相连，负极与传输控制mos管mt_n的漏极相连，传输控制mos管mt_n的源极与放大mos管mf_n的栅极，复位mos管mr_n的源极共同连接，传输控制mos管mt_n的栅极连接传输控制信号tx_n；复位mos管mr_n的漏极连接电源正极，栅极连接复位信号；放大mos管mf_n的漏极与电源正极vdd相连，放大mos管mf_n的源极与行选mos管mrow_n的漏极相连，行选mos管mrow_n的栅极与行选信号rs_n相连，行选mos管mrow_n的源极作为图像传感器阵列中第n行第m列像素单元的信号输出端。其中，m，n表示像素阵列中任意一个像素单元，整体的像素阵列结构如附图3所示。

在如附图3所示的现有像素单元中，每一行的像素同时进行复位曝光，并且每一列的像素单元对应一个列级采样保持电路和列级读出电路，当每一行像素进行同时复位曝光之后，每一行中像素单元中的电信号被对应的列级读出电路读出。

本发明的创新点在于将列级采样保持电路和列级读出电路的数量减半，也就是相邻的两列像素单元共用一个列级采样保持电路和列级读出电路；这样可以减小列级采样保持电路和列级读出电路所占用的面积，并且在相同的面积上可以设置更大的电容值。区别于现有技术中同一列像素单元共用一组读出电路的结构，本发明采用相邻的奇偶列像素单元共用一组列级读出电路和列级采样保持电路的结构，在读出整个像素阵列的信号上，会遇到一定困难：因为每一行的复位清空，曝光都是在同一时间完成，即每一行的一对奇偶列，会在同一时刻完成复位，曝光，但是，读出电路是共享的，因此没法同时读出一行上的奇数列信号和偶数列信号。如果不采用特别的像素结构，先读奇数列，再读偶数列，虽然读出电路，包括进行模数转换的时间上，是一样的，因为信号总数相同。但这需要曝光2次，即读完奇数列后，需要重新进行一次相同的曝光，来读出偶数列。这样，图像传感器的帧率会大幅下降。因此本发明需要采用不同于现有技术的像素单元结构，从而使得使得相邻的奇偶列像素经过一次复位曝光被依次读出。具体地，本发明中像素单元的结构中增加了开关和用于存储电信号的电容，使得其能够与现有传感器一样经过一次复位曝光，读出整幅图像。

如附图5所示，本发明中的像素单元采用如下结构：由于相邻的奇偶列像素共用一个列级采样保持电路，附图3中以相邻的奇偶列中其中一行的两个像素单元为例，对本发明中像素单元的机构进行描述：具体以第n行第m列像素单元和第n行第m+1列像素单元为例进行说明：

第n行第m列像素单元包括光电二极管pdn,m、传输控制mos管mt1_n、开关s01_n和电容c01_n，第n行第m+1列像素单元包括光电二极管pdn,m+1、传输控制mos管mt2_n、开关s02_n和电容c02_n，第n行第m列像素单元和第n行第m+1列像素单元共用复位mos管mr_n、放大mos管mf_n和行选mos管mrow_n。其中，n为整数，且1≤n≤b；m为奇数，且1≤m＜a。

具体连接关系为：光电二极管pdn,m的正极与地电平相连，负极与传输控制mos管mt1_n的漏极相连；传输控制mos管mt1_n的源极与电容c01_n的一端及开关so1_n的一端共同连接，传输控制mos管mt1_n的栅极与传输控制信号tx01_n相连；电容c01_n的另一端与地电平相连；开关s01_n的另一端与放大mos管mf_n的栅极、复位mos管mr_n的源极、开关s02_n的一端共同连接；光电二极管pdn,m+1的正极与地电平相连，负极与传输控制mos管mt2_n的漏极相连；传输控制mos管mt2_n的源极与电容c02_n的一端及开关so2_n的另一端共同连接，传输控制mos管mt2_n的栅极与传输控制信号tx02_n相连；电容c02_n的另一端与地电平相连；开关s02_n的另一端与放大mos管mf_n的栅极、复位mos管mr_n的源极、开关s01_n的一端共同连接；复位mos管mr_n的栅极与复位信号rst_n相连，复位mos管mr_n的漏极与电源正极vdd相连；放大mos管mf_n的漏极与电源正极vdd相连，放大mos管mf_n的源极与行选mos管mrow_n的漏极，行选mos管mrow_n的栅极与行选信号rs_n相连，行选mos管mrow_n的源极作为图像传感器阵列中第n行像素，m列及m+1列像素单元共同的信号输出端。依次类推，本发明中第n行第m+2列和第m+3列像素单元的输出端连接作为共同的输出端。且同一列中的输出端连接在一起。

本发明中像素阵列中相邻的两行奇偶列的像素单元的结构均与上述表述相同，第n+1行第m列和第m+1列像素单元可以参阅附图5所示，当然，附图5之外的像素单元的结构也与上述表述一致。

请继续参阅附图5，本发明中像素阵列中每行像素单元中奇数列的控制信号相同，偶数列的控制信号相同。上述mos管可以同时为nmos管或者pmos管，并且mos管的源极和漏极可以互换。

请参阅附图6，基于本发明的奇偶列共享像素单元结构而实现奇偶列共用一个列级采样保持电路的结构和版图，能够大幅缩小图像传感器读出电路所需要的版图面积。同时，本发明提出的共享结构又可以避免版图设计规则导致的有源区面积损失，从而进一步缩小整个读出电路版图所占的面积，其原理如图6所示。现有技术中每组列级采样保持电路的版图间都会存在一定的间距，这是因为要满足版图的生产设计规则，如附图6中左上角所示，由于每个列级采样保持电路中具有两个电容，用于存储复位信号的电容ⅰ和用于存储光信号的电容ⅱ，因此，现有技术中两个列级采样保持电路中就会有四个mos电容，由于版图的生产设计规则，每个电容之间都需要保持一定的距离，这些距离就会占据版图中的部分面积。而采用本发明中奇偶列共享列级采样保持电路的结构，即相邻的奇偶列像素单元只需要一个列级采样保持电路，对应两个电容，因此只需要在两个mos电容之间保持一个间隙即可，如附图6中左下角和右上角的mos电容示意图。也就是说，本发明减少了mos电容之间的间隙所浪费的版图面积，如果需要画同样大小的mos电容，则可以避免此类设计规则导致的面积损失。因此同样大小的电容值，版图面积可以做到更加小型化。

采用本发明cmos图像传感器进行图像输出的方法，包括如下步骤：