专利名称：电荷耦合器件含有该器件的图像传感器装置及装有该装置的摄象机的制作方法
技术领域：
本发明涉及埋沟型电荷耦合器件，所述电荷耦合器件包含一半导体本体，该本体具有一种导电型的电荷输运沟道，该沟道座落在一表面近旁并经由一PN结进入与第一导电型板反的第二导电型的邻接层，所述表面备置一系列相继的电极，这些电极被一层绝缘层隔离所述表面，并被连接到用来施加含有闭锁电平和激励平的时钟脉冲电压的电压源上，在电荷输运沟道中感生一势垒或势阱的同时，选定所述闭锁电平使得在半导体本体的表面发生导电型的反型。
本发明进一步涉及包含这种电荷耦合器件的图象传感器装置。信息既可以用电的方式，即借助于一独立的输入级从外部电源来提供，又可以光学的方式通过半导体本体本身中入射辐射的吸收作用所产生的载流子来提供。在前一种情况下，可将电荷耦合器件用作存储器或用作信号处理机，而在后一种情况下，则可将其用作图象传感器或摄象机中的传感器。
在I.E.E.E.ElectronDeviceLetters卷ED-1、第7期(1980年7月)第131/133页中公开的N.J.Saks所著“埋沟电荷耦合器件(CCD)成象器中抑制由界面状态所产生的暗电流的技术”文章中，特别可以了解到本说明开端所述的那种电荷耦合器件。
在电荷耦合器件中，要使泄漏电流或暗电流保持得尽可能低。例如，借助该器件作为存储器时，泄漏电流在很大程度上限定最大存储时间。在电荷耦合图象传感器装置中，CCD的暗电流显著地限制了灵敏度。众所周知，通常大部分暗电流是由禁带中表面状态引起的。这些状态在从价带通过导带时被电子用作中间站。之所以可显著地减少CCD中的暗电流，是在于这些电子到导带的第二步之前，借助于空穴与电子复合使这些表面状态空出来。一种对它适用的方法是使表面反型，如前面提及的出版物中所述，由于该表面反型的结果，使该表面充满空穴。该已知的装置是CCD图象传感器，其中，在积分周期期间，将这种电压加到各电极使所述输运沟道的整个表面呈现反型。其缺点在于积分电极下面的半导体表面也呈现反型。由于表面电位实际上完全是由反型层中的电位所确定的，所以各电极的电荷隔离功能(一般通过对各电极加上不同电压)，实际上完全消除了。因此如在出版物中已指出的那样，就应以不同的方式来获得在相继电荷包之间的分隔。
本发明的目的是提供一种电荷耦合器件，在该器件中，可借助于在一反型屋中的复合而将泄漏电流(暗电流)保持很低，同时可按通常方式，更具体地说，通过在各电极间的适当电位差来实现电荷隔离。
按照本发的电荷耦合器件，其特征在于选定激励电平，以致仅在表面出现耗尽现象，而在工作期间仅对与至少一部分所述电极部分相应的电荷输运沟道的表面部分交替地发生耗尽，在该种情况下，信号电荷可存储在电极下面，并发生反型。
在按照本发明的器件中，电荷存储于其中的部分电荷输运沟道并非永久不变的，而只是周期性地发生反型。于是利用上述事实，即经由表面状态(陷阱)的暗电流的产生是一种时间常数在其中起到重要作用的过程。当表面部分不反型且信息存储在沟道的有关部分的周期选定得充分短时，就可避免来自价带的电子填满过量的陷阱因而引起暗电流的产生。虽然，总的暗电流可能比沟道的整个表面永久性地发生反型的情况下稍微大些，但实际上已经发现在按照本发明的装置中是有可能将暗电流保持得很低的。同时，由于局部不存在一反型层，可将电荷存储在相当深的势阱中，为此，可使相继的电荷包令人满意地相互分隔开。
可将本发明有利地用于诸如存储器滤波器、信号处理机、多路转换电路，以及诸如此类的各自的CCD系统中。将其用于CCD图象传感器可获得特殊的优点，其中的电荷包是在T.V.系统约为20毫秒的一个帧周期期间存储在存储位置中。
在一个尽可能避免从时钟信号至输出信号的串扰的重要最佳实施例中，其特征在于在将电荷包存储在所述电荷存储位置中的周期内，使该存储位置的内电极处的电压在与处于读出两相继行的步骤间的行回扫时间一致的周期内周期性地进行变化。
参照一实施例和附图将对本发明进行更详细的描述，附图中
图1表示应用本发明的帧转移型(FTType)的CCD传感器;
图2是图1装置的传感器部分中CCD寄存器之一的纵向剖面图;
图3表示作为时间t的函数加到图1中所示装置上的时钟脉冲电压Φ1、Φ2、Φ3和Φ4;
图4表示当这些时钟脉冲电压处于四个时刻时在CCD沟道中的电位分布图。
图5表示硅的能带图，图6表示作为所加电压函数的泄漏电流减小的曲线图。
应该指出，图1和图2是示意性而不是按实尺比例的。应当更具体地指出，虽然在图1中仅示出八条平行沟道5，但实际上总的沟道数要显著大得多。
参照FT型的电荷耦合图象传感器将对本发明进行更详细的描述。然而，应该始终注意到本发明并非仅局限用于FT传感器，而是可用于任何埋沟电荷耦合器件中的。图1表示一种FT传感器的已知示意图，该传感器包含一个图象传感器部分1，一个存储器部分2，以及横向读出寄存器3，寄存器3的输出被连接到一个输出放大器4。传感器部分1和存储器部分2是由电荷输运寄存器5的面层构成的，构成传感器部分1，且准备在其上感测图象的顶部是凸出的，使之易于受到辐射。所述部分2和3几乎全部制成为不易受到辐射的，例如，用一铝(Al)层覆盖住这些部分的表面。通过将时钟电压加到时钟脉冲电极上就发生电荷的输运，所述电极安置在传感器部分1、存储器部分2和横向读出寄存器3的上面。图1中，仅示出四个电极与有关的时钟脉电压Φ1、Φ2、Φ3和Φ4。
图2是该装置沿在图象传感器部分中部分电荷输运沟道的剖视图，电荷从左向右输运。该装置包含一n型衬底6，该衬底对在过曝光情况下所产生的载荷子起泄漏的作用。这方面可能考荷兰专利申请“对图象模糊不灵敏的图象传感器装置及其制作方法”，该专利申请号为8304035，以本申请人的名义在1983年11月24日提出申请，并于1985年6月17日公开让公众审查。在n型衬底6的表面备置一层相当薄的p型层7，该p型层将n型衬底6与构成CCD垂直沟道5之一的n型表面层8分隔开。时钟电极10a、10b、10c、10d、11a、11b、11c、等等安排在该表面以上，使其由栅电介质9从那里加以隔离。为清楚起见，图中示出的电极一个在另一个的近旁。然而，实际上，这些电极取多层布线方式彼此部分重叠的。通过时钟脉冲13、14、15和16将电极连接到电压源17，后者供给时钟脉冲电压Φ1、Φ2、Φ3和Φ4。应该指出，本装置构成一个四相CCD。然而，从下面看来，好像这是全无必要的，但本发明还可用于任何其他已知的n相CCD设备中。图3中示出的时钟脉冲电压Φ1、Φ2、Φ3和Φ4作为时间t的函数有两种电平，即在层8中感生势垒的一种低电平，以及在电极下面感生势阱的一种高电平，在该势阱中存储电荷包。选择所述低电平，使n型层8与介电层9之间界面18处建立起空穴的反型层。按照本发明，时钟Φ1、Φ2、Φ3和Φ4的正电平要选择得使该电压下的n型层8不发生反型，但却处于最大耗尽状态，也就是说，使之形成一种在表面处不出现可移动的载流子状态。为了避免在激励电压电平下电极下面出现过大的暗电流生成，就要使电压变化，以便在这些电极下面的表面部分交替地处于耗尽和反型状态。
对于本文所描述的FT传感器说来，这意味着起4相CCD作用的图象传感器部分中，在一组有五个相继电极的积分周期期间，电荷存储位置是由第一和第五电极(例如，电极10a、11a中)下面的势垒加以限定的。加到电极10a、11a的电压Φ1是如此低，以便这些电极下面发生反型。将在激励电平与闭锁电平间变化的交变电压加到电极10b、10c、10d，在传统装置中的积分期间这些电压则处于直流(D.C.)电压电平状态。结果，使这些电极下面的表面部分周期性地发生反型和耗尽。为了避免对输出端4的输出信号的串扰，电压ψ2、ψ3和ψ4在积分周期中仅在行回扫时间进行变化。本发明利用如下事实，即暗电流的生成是一种借助陷阱而引起的过程，而且，时间常数起重要的作用。为了说明这点，图5示出硅的能带图。占有能级的最低能带用Ev(价带)表示，而处于上面的容许状态的能带用Ec(导带)表示。陷阱19则约在禁带中途示出。在陷阱或至少陷阱的大部分由一反型号排空后，它们将从价带以时间常数τ再度被电子填满。同时，许多电子将从陷阱流向导带Ec，这在时间常数τ2下发生。平衡状态以时间常数τ3得到，据此，它保持下式关系1τ3=1τ1+1τ2]]>由于陷阱分布遍及整个禁带，因此必须为τ3取一平均值。实际上已经发现，为其选择的数值至少约为100微秒。在每个图象传感器单元(象素)中的电荷积分这时溢出成持续时间为T的周期，在该周期中，各电极在时间Tinv期间交变地引发一反型层，然后在时间T-Tinv期间进行积分，即感生一势阱。所述时间Tinv必须充分长，以便导致大量电子与来自反型号的空穴在陷阱中复合。发生上述现象的时间常数τ1被证实约为10微秒或更短。最好将时间T-Tinv选定得较短或相当于τ3左右。以便避免再次填满太大数量的陷阱。
图3表示作为时间t的函数的ψ1、ψ2、ψ3、ψ4的时钟脉冲图。在Ta到Tb周期中，被俘获的辐射图形在图象传感器部分转换成电荷分布图形。周期Ta-Tb被指定为积分周期。在积分周期之后，即在Tb之后，借助于4相时钟将所形成的电荷分布图形从图象传感器部分输运到存储器部分。在积分周期期间，存储在存储器部分中的图象经横向读出寄存器3以行方式读出。将两相继行间的周期指定为行回扫时间，在图3中由T1表明。
在Ta处开始的积分周期中，把ψ1调整到闭锁电平，藉此，在整个积分周期期间在电极10a、11a、12a下面感生出使相邻势阱相互绝缘的势垒。为了说明起见，图4示出加有时钟脉冲ψ1的一组电极下面在若干个时刻下的电位分布图。本发明这样来选定时钟脉冲的低电平，以致在各电极下面出现反型，图4中用加号对其进行标志，该加号表明存在空穴。把其余的电极b、c或d调整到，举例来说，高出10伏的电平，由此，在这些电极下面没有反型而感生出势阱;参见图4的时刻t1。在常规装置中，在积分周期间间，传感器部分中的电极电压不变化。为了避免在低于积分选通脉冲下有过多的陷阱充满电子，按照本发明的装置中，积分选通脉冲电压期性地变化。例如，首先可把ψ2和ψ4电压减少10V，而ψ3仍保持高电平。这在图4中由时刻t2表明。电荷在低于ψ3下被充分压缩，而这时在电极ψ2和ψ4下面也出现反型。这一状态得以保持直到所有、或至少基本上所有被俘获在局部陷阱中的电子与来自反型层的空穴进行复合为止。其后，把ψ2和ψ4再调整到高电压电平(t3)，这以后(t4)，把ψ4减少10伏。在连接到ψ4的电极下面的区域这时高发生反型，由此，使得这些电极下面的表表面状态排空。然后，ψ4也返回到高电平，由此，再次获得t1的状态，该状态一直保持到下一个行回扫时间t1为止。这样，经表面状态产生的暗电流可以显著地降低，这是由于使不同的表面部分交变地并周期性地发生反型的结果。图6是反型时对加在电极的负电压标绘出的改进。随着电压降低，由此，反型层的空穴浓度、从而空穴与被俘获电子的复合增长，因而暗电流下降。在电压为-9伏时(对操作该传感器来说，该电压是一个适当的值)，暗电流减少到约为原来的三分之一。
在本文所述4相实施例中，在积分周期，四个电极中有三个处于激励的高电压电平状态。结果，从四个电极中有三个电极下面在进行积分，这对最高可能达到的光敏性方面是很有利的。在积分周期以后电荷输运期间，电荷在两个电极或甚至可能在一个单电极下面受到压缩。在常规装置中，积分周期中电压不进行变化，超量电荷依靠垂直的抗图象模糊作用流走到衬底6。然而，也有部分电荷之后可到达表面并在那里被陷阱所俘获，由于它们只是在输运期间一定时间后会再次被释放出来，所以就可能导致所谓的拖尾现象(smearphenomenon)。由于在本文所述的方法中，电荷在积分周期期间是有规律地在两个电极或一个电极下面受到压缩的，有可能超量的载流子就能够通过衬底泄漏出去，因此，上述拖尾效应就可加以避免。
下面将指出，本发明并不局限于本文所述的实施例，对熟悉本技术领域的人士在本发明的范围内是有可能进行种种进一步的变化的。举例来说，用来获得反型层的负脉冲ψ2和ψ4可以相继而不是同时加上。本发明还可用于除本文所述以外的电荷耦合器件。
权利要求
1.一种埋沟型电荷耦合器件，它包含一半导体本体，该本体具有一种导电型的电荷输运沟道，该沟道座落在一表面近旁并经由一PN结进入与第一导电型相反的第二导电型的邻接层，所述表面备置一系列相继的电极，这些电极被一层绝缘层和所述表面分开，并被连接到用来施加含有闭锁电平和激励电平的时钟脉冲电压的电压源上，在电荷输运沟道中感生一势垒或势阱的同时，选定所述闭锁电平使得在半导体本体的表面发生相反的导电类型，其特征在于本发明这样来选定激励电平，以致仅在表面出现耗尽，而在工作期间，使与至少一部分的所述电极相对应的电荷输运沟道的表面部分交替地发生耗尽，在该种情况下，信号电荷可存储在电极下面，并发生反型。
2.如权利要求1中所要求的电荷耦合器件，其特征在于在N＞3情况下，该电极至少包含一组n+1个相继的电极，该组电极共同在电荷输运沟道中确定一个电荷存储位置，并且在所述存储位置中存储电荷包的周期中，电压源把闭锁电平供给这些n+1电极中两个外电极，同时在电荷存储周期期间把在闭锁电平与激励电平之间变化的交变电压供给位于这些外电极之间的电极，使得在这些电极下面的表面部分交替地发生反型和耗尽。
3.如权利要求2中所要求的电荷耦合器件，其特征在于具有相关沟道的电荷输运沟道形成部分图象传感器装置，所述装置具有安排成行和列的图象传感单元的体系，以及输运沟道的体系，这些沟道按方向延展，然后借助于此，可使由吸收辐射而产生的电荷包按列方向输运到按行方式，读出电荷包的装置上。
4.如权利要求3中所要求的电荷耦合器件，其特征在于在将电荷包存储在所述电荷存储位置中的周期内，使所述存储位置的内电极处的电压，在与处于读出两相继行的步骤间行回扫时间一致的周期内周期性地进行变化。
5.如权利要求4中所要求的电荷耦合器件，其特征在于在行回扫时间期间，加上激励电压电平的内电极的数量至少暂时低于两行回扫时间之间的周期中的数量，藉此，势阱表面暂时性减少，同时提供泄漏装置，借助其在势阱的这种减少情况下，可泄漏任何超量载流子。
6.一种包含如在权利要求3至5中任一项所要求的图象传感器装置的摄象机。
全文摘要
在电荷耦合器件(CCD)中，暗电流的主要部分是由表面状态所引起的。因为暗电流限制了摄象机的灵敏度，所以特别在图象传感器中，暗电流是起干扰作用的。而按照本发明，积分选通脉冲是周期性进行变化的，使埋沟下面的表面部分周期性地发生反型和耗尽，因而在保持电荷含量的同时，可达到显著减少暗电流。在图象传感器中，电压变化最好出现于回扫时间期间。
文档编号H04N5/361GK1047589SQ9010385
公开日1990年12月5日 申请日期1990年5月21日 优先权日1989年5月23日
发明者迈克尔·阿尔温·威廉·斯泰凯伦堡 申请人:菲利浦光灯制造公司