应用于互连系统的方法与相关处理模块的制作方法
【技术领域】
[0001]本发明涉及一种应用于互连系统的方法与相关处理模块，且尤其涉及一种可确实依据互连通道的前后游标响应来为发射端去强化(de-emphasis)滤波系数提供调整指示的方法与相关处理模块。
【背景技术】
[0002]电子电路(如芯片、晶粒、集成电路等)是现代信息社会最重要的硬件基础；不同的电子电路可用通道(channel)连结成互连系统，以经由通道交换信号(如信息、数据、讯息、命令和/或分组等等)，让不同的电子电路能相互协调运作，发挥加成综合的功能。不过，通道本身的特性也会影响信号往来传输的质量。一般而言，通道是低通性质的，故会减抑信号中的高频部分，导致信号失真(distort1n);举例而言，当一个作为发射端的电子电路要经由通道将一方波波形的信号传输至一接收端的电子电路时，接收端接收到的信号波形会是一缓升缓降的波形，已经无法维持方波波形的上升沿与下降沿。在接收端接收到的信号波形中，其缓升部分可视为一前游标(pre-cursor)，其缓升的峰值可视为一主游标，而由峰值缓降的部分则可视为一后游标(post-cursor)。信号失真会进一步造成符元间干扰(ISI, inter-symbol interference),影响信号传输的质量,例如说是提高误比特率。
[0003]为了补偿通道造成的影响，可在发射端与接收端中分别设置滤波机制与均衡机制。举例而言，发射端的滤波机制可包括一有限脉冲响应(FIR, finite impulse response)的滤波器，用以进行去强化(de-emphasis);接收端的均衡机制则可包括一连续时间线性均衡器(CTLE, continuous time linear equalizer)与一决策反馈均衡器(DFE, decis1nfeedback equalizer)。当发射端要将一待传信号传送至接收端时,发射端滤波器会依据多个滤波系数来为待传信号进行滤波，再将滤波后信号驱动至通道；接收端接收通道传来的信号后，会依据多个均衡系数对接收到的信号进行均衡处理，再由均衡后信号中取还其携载的内容和/或其他信息(如时钟)。
[0004]发射端滤波器的滤波系数就代表其滤波的特性；为了有效补偿通道的影响，滤波系数应该要能确实地反映通道的特性，例如是由通道导致的前游标与后游标。不过，在现行的已知技术中，发射端滤波系数的设定与调整均未能完整考虑通道的特性。
【发明内容】
[0005]本发明的目的之一是提供一种应用于一互连系统的方法；此互连系统包括一发射滤波器与一接收均衡器。发射滤波器依据一前系数与一后系数对一第一信号进行滤波以提供一第二信号，接收均衡器依据一均衡系数对第二信号进行均衡处理以提供一第三信号。针对前系数，本发明方法包括:进行多次状态比对步骤以提供多个比对结果；进行一多数判决步骤以依据这些比对结果的多数判决提供一复判决结果；累计多个复判决结果以提供一累计结果；并且，进行一前系数调整指示步骤，以依据累计结果选择是否增减前系数，例如，可依据累计结果是否大于一临限值而选择是否增减前系数。
[0006]在进行各状态比对步骤时，可由第三信号中的多个数据采样与一转态采样形成一指标状态，并比对该指标状态是否符合一或多个预设状态的其中之一，据以提供一对应比对结果；其中，该转态采样采样于这些数据采样的其中两个数据采样之间。
[0007]针对发射滤波器的后系数，本发明方法可进行一后系数调整指示步骤，依据均衡系数的正负号选择是否增减后系数；举例而言，可在均衡系数大于零时使后系数增大，并在均衡系数小于零时使后系数减少。
[0008]本发明的目的之一是提供一种应用于互连系统的处理模块，包括一前系数调整指示模块与一后系数调整指示模块。前系数调整指示模块包括多个状态比对器、一多数判决模块与一累计器。各状态比对器用以由第三信号中的多个数据采样与一转态采样形成一指标状态，并比对此指标状态是否符合一或多个预设状态的其中之一，据以提供一比对结果；其中，转态采样采样于这些数据采样的其中两个数据采样之间。多数判决模块耦接于这些状态比对器与累计器之间，依据这些比对结果的多数判决提供一复判决结果。累计器则累计多个复判决结果以提供一累计结果，使前系数调整指示模块可以依据累计结果选择是否增减前系数，例如说是依据累计结果是否大于一临限值而选择是否增减前系数。
[0009]针对后系数，后系数调整指示模块可依据均衡系数的正负号选择是否增减后系数，例如说是在均衡系数大于零时使后系数增大，并在均衡系数小于零时使后系数减少。
[0010]为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下。
【附图说明】
[0011]图1举例示意互连系统的通道对信号传输的影响。
[0012]图2举例示意符元间干扰。
[0013]图3示意的是依据本发明一实施例的互连系统。
[0014]图4举例示意图3接收端中的均衡运作。
[0015]图5示意的是图3中状态比对器的运作。
[0016]图6举例示意图5中各预设状态的意义。
[0017]【符号说明】
[0018]10:互连系统
[0019]12:滤波器
[0020]14:通道
[0021]16、34:加算器
[0022]18a-18b:采样器
[0023]20:均衡器
[0024]22:截剪器
[0025]24、26:解串器
[0026]28:处理模块
[0027]30、40:调整指示模块
[0028]32:正负号提取器
[0029]36:延迟器
[0030]38:多数判决模块
[0031]42:累计器
[0032]46:均衡电路
[0033]PMF{.}:状态比对器
[0034]S、Sx、Sy、Sz、ScU Serr、Sedg, Sf、Cla、CIb:信号
[0035]S [.]、Sx [.]、Sy [.]、Sf [.]、Sd [.]:采样
[0036]D[.]:数据采样
[0037]B[.]:转态采样
[0038]c[.]、h[.]:系数
[0039]Ρ{.}、A1_A4:状态
[0040]R{.}:比对结果
[0041]RV:复判决结果
[0042]sv:累计结果
[0043]THp、THn:临限值
[0044]U1:时段
[0045]t0_t3、t[.]:时点
[0046]Rx:接收端
[0047]Tx:发射端
[0048]Wa_Wb、Szl_Sz4:波形
[0049]dLev:电平
【具体实施方式】
[0050]请参考图1，其举例示意通道对信号传输的影响。在图1中，一发射端Tx经一通道14而连接于一接收端Rx，当发射端Tx要发送一信号Sx至接收端时，信号Sx会经由通道14的传播而形成信号Sy，由接收端Rx接收。在图1的例子中，信号Sx在时点t0起以延续一时段Π的方波来携载一个逻辑I符元。由于通道14导致的波形失真，信号Sx中的方波会在信号Sy中呈现一缓升缓降的波形。经接收端Rx对信号Sy的采样，逻辑I符元会对应至时点t[k0]的峰值采样Sy [kp]，形成主游标。相对于主游标，信号Sy在时点t[k0]之前的部分为前游标，例如时点t[k0-l]的采样Sy[k0-1];信号Sy在时点t[k0]之后的部分为后游