决信号fre_lT信号4，周期法1.5T判决信号fre_l.5T信号5，周期法2T判决信号fre_2T信号6供后续电路使用；并且根据不同的卡片发送速率，通过分频计数器产生不同的数据解析时钟bit_clk信号19。；复位信号rstn信号17，用于复位整个解码器电路，回到初始值状态。
[0033]所述信号同步位边界检测电路，与所述BPSK调制信号周期测量电路相连接，采用时钟rf_clk信号I作为时钟信号，用于在TRl同步期间还未结束的时候，检测TRl至SOF(帧头)的切换。
[0034]根据协议，在TYPE B卡片发送一帧数据之前有一段TRl同步期间，该期间BPSK调制信号周期测量电路一直输出周期法IT判决信号fre_lT信号信号4，并且相位不发生变化，协议规定其为基准相位Φ0，代表逻辑I。当第一次BPSK调制信号komp信号2相位发生180°变化的时候，相位为Φ0+180。，即为TRl同步期间转换到SOF帧头的时刻，此时也是逻辑I向逻辑O变化的时候。此时又可以将周期法1.5T判决信号fre_l.5T信号5分成两种情况，即相位发生180°变化的时候比特位边界不同的分类。第一类为高电平相位翻转，称之为高翻，即1.5T周期里BPSK调制信号komp信号2的高电平持续I个T，而低电平持续0.5T。第二类为低电平翻转，称之为低翻，即1.5T周期里BPSK调制信号komp信号2的低电平持续I个T，而高电平持续0.5T。高翻或者低翻的检测通过在1.5T周期里比较高电平和低电平的宽度来区别，分别输出同步位边界高翻信号high_inv信号7或者同步位边界低翻信号low_inv信号8。同步位边界在高电平或者低电平IT周期的中间，输出同步结束标志信号synC_ok信号16，表示同步位边界检测标志位找到，供后续电路所用。
[0035]所述周期法判决数据译码电路，与所述BPSK调制信号周期测量电路和信号同步位边界检测电路相连接，采用时钟rf_clk信号I作为时钟信号，在同步结束之后，即卡片发送一帧数据的开始，判断卡片发送的BPSK调制信号komp信号2是否存在相位180°变化，即数据的逻辑I与O的变化。
[0036]根据协议TYPE B卡片发送数据采用4种不同速率，一位数据比特信息所包含的BSPK调制信号komp信号2个数不同，但是BPSK调制信号komp信号2相位可能发生变化的边界都是在相应个数里的最后一个，即相邻两位比特数据逻辑可能发生变化的时候，所以都是选择各个速率对应的比特位边界最后一个副载波BPSK调制信号komp信号2进行周期法判决，在判决窗口使能信号dec_win_en信号21使能的时候,结合所述BPSK调制信号周期测量电路得到的三类情况，在IT周期情况下，数据逻辑输出无需发生变化；在1.5T周期情况下，结合所述信号同步位边界检测电路输出的同步位边界高翻信号high_inv信号7或者同步位边界低翻信号low_inv信号8，判断数据逻辑输出变化I次还是2次；在848k拥有2T周期的情况下，数据逻辑输出发生2次变化，输出数据流比特信号(解码数据)bpsk_stream信号20，代表TYPE B卡片发送的数据流逻辑。
[0037]所述帧头检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号sof_flag 信号 10。
[0038]根据协议中的帧头波形，在同步期间状态下即在状态标志产生电路输出的同步状态标志信号dec_state_sync信号15状态下，BPSK调制信号komp信号2全表不逻辑I,在第一次相位180°变化的时候，即高翻或低翻，都表示SOF帧头的第一位逻辑O开始；也就是说，在第一次副载波BPSK调制信号出现1.5T周期翻转的时候，表示是同步期TRl结束跳转到SOF帧头的起始位，此时根据当前状态标志产生电路的当前有效信号以及数据解析时钟bit_clk信号19采样到的解码数据bpsk_stream信号20来输出巾贞头标志信号sof_flag信号10。
[0039]所述数据解码有效标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于产生并输出数据解码有效标志信号s_valid信号12。该数据解码有效标志产生电路在状态标志产生电路输出的接收帧头标志信号deC_State_SOf信号9有效状态下，当检测到帧头最后2?3个etu时间逻辑I切换到数据第一位起始位逻辑O时，即检测到帧头最后逻辑I切换到数据第一位起始位逻辑O时，此时根据当前状态标志产生电路的当前有效信号以及数据解析时钟bit_clk信号19采样到的解码数据bpSk_Stream信号20来产生并输出数据解码有效标志信号s_valid信号12。
[0040]数据译码(由所述周期法判决数据译码电路完成)，根据协议，在同步期间BPSK调制信号komp信号2全表示逻辑1，之后每次的相位180°翻转就是数据逻辑I和O之间的变化。数据在解码数据有效脉冲标志信号s_valid信号12有效状态下，利用周期法判决数据译码电路输出的解码数据bpslstream信号20，并且结合协议中帧结构，将串行的比特流数据转成并行的字节流数据。
[0041]所述帧尾检测电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，用于检测帧尾波形信号，产生并输出帧尾标志信号eof_flag信号14。由于协议规定TYPE B数据的帧结构为I位起始位加8位数据位加I位停止位的形式，并且停止位为逻辑I。在状态标志产生电路输出的接收数据标志信号deC_State_data信号11有效状态下，此时靠数据解析时钟bit_clk信号19采样到的解码数据bpsk_stream信号20来产生判断停止位的逻辑是否正确，如果为逻辑O表示是EOF帧尾出现，则输出巾贞尾标志信号eof_flag信号14。
[0042]所述状态标志产生电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路、信号同步位边界检测电路、帧头检测电路、数据解码有效标志产生电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段。该状态标志产生电路输出4个状态标志信号,分别是同步状态标志信号dec_state_sync信号15,接收巾贞头标志信号dec_state_sof信号9,接收数据标志信号dec_state_data信号11,接收巾贞尾标志信号deC_State_e0f信号13，分别对应同步状态，接收帧头状态，接收数据状态，接收帧尾状态。收到复位信号rstn信号17后，进入同步状态；在同步状态下，当帧头标志信号sof_flag信号10有效后，进入接收帧头状态；在接收帧头状态，当检测到数据解码有效标志信号s_valid信号12后，进入接收数据状态；在接收数据状态，当收到帧尾标志信号eof_flag信号14后，进入接收帧尾状态；在接收帧尾状态，检测BPSK调制信号komp信号2结束后，回到同步状态。
[0043]所述接收编码错误检测逻辑电路，与所述BPSK调制信号周期测量电路、周期法判决数据译码电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。
[0044]根据数据编码特点，可能出现3种编码错误。接收编码错误检测逻辑电路由3个判决逻辑电路构成；分别用于检测帧头编码不符合协议要求，数据编码不符合协议要求，帧尾编码不符合协议要求这3种错误。以上3种错误只要检测到其中任意一种错误，则输出接收编码错误标志信号frame_err信号18。
[0045]其中:
[0046]检测帧头编码不符合协议要求的判决逻辑电路，在接收帧头标志信号deC_State_sof信号9状态下，在数据帧解析的时钟bit_clk信号19的上升沿采样数据流比特信号bpsk_stream信号20 ;根据协议,卡片在不同的发送速率情况下,如果SOF巾贞头结构相应的逻辑O或者逻辑I时间宽度不符合规范，那么就产生帧头编码不符合协议要求的错误标志。
[0047]检测数据编码不符合协议要求的逻辑电路，根据数据编码特点，在接收数据标志信号dec_state_d