成像设备和成像系统的制作方法
【技术领域】
[0001] 各实施例的一个公开的方面设及在单一半导体衬底上包括像素电路单元和外围 电路单元的成像设备。
【背景技术】
[0002] 为改善性能，在单一半导体衬底上包括像素电路单元和外围电路单元的成像设备 中，考虑了在外围电路单元中提供模拟信号处理电路或数字信号处理单元（例如，逻辑电 路）。
[0003] 日本专利公开No. 2007-27711公开了比数字区域的栅极绝缘膜较厚的传感器区 域和模拟区域的栅极绝缘膜。
[0004] 日本专利公开No. 2011-54832公开了晶体管的绝缘膜的膜厚度在光接收单元和 外围电路单元之间不同。
[0005] 为改善图像质量，需要W尽可能高的电压驱动像素电路单元。另一方面，外围电路 单元的功能性提高的成像设备的功耗一直是个问题。根据日本专利公开No. 2011-54832,W 相等的电压驱动光接收单元和外围电路单元。意味着，可能没有充分考虑功耗的降低。本 公开提供尝试较高图像质量和较低的功耗的成像设备。
【发明内容】
[0006] 在单一半导体衬底上具有像素电路单元和外围电路单元的成像设备包括；在所 述像素电路单元中W矩阵形式排列的多个像素电路，所述多个像素电路中的每一个包括光 电转换元件、被配置成转移在所述光电转换元件中生成的电载流子的转移元件，W及被配 置为基于在所述光电转换元件中生成的所述电载流子而生成信号的放大元件，W及多个模 拟信号处理电路，每一个模拟信号处理电路在外围电路单元中是为所述像素电路的每一列 而提供的，所述多个模拟信号处理电路中的每一个被配置成处理从对应的像素电路输出的 模拟信号，W及在所述外围电路单元中提供的并被配置成处理数字信号的数字信号处理单 元。在该种情况下，所述多个像素电路中的每一个包括第一种晶体管，所述第一种晶体管是 绝缘栅场效应晶体管并且其栅极的电势和其体的电势之间的电势差的最大值等于或高于 第一值。所述多个模拟信号处理电路中的每一个包括第二种晶体管，所述第二种晶体管是 绝缘栅场效应晶体管，并且其栅极的电势和其体的电势之间的电势差的最大值等于或低于 第二值，所述第二值低于所述第一值，并且所述多个模拟信号处理电路中的每一个不包括 其栅极的电势和其体的电势之间的电势差的最大值高于所述第二值的绝缘栅场效应晶体 管。所述数字信号处理单元包括第=种晶体管，所述第=种晶体管是绝缘栅晶体管，并且其 栅极的电势和其体的电势之间的电势差的最大值等于或低于第=值，所述第=值低于所述 第二值，并且所述数字信号处理单元不包括其栅极的电势和其体的电势之间的电势差的最 大值高于所述第=值的绝缘栅场效应晶体管。转移元件是所述第一种晶体管。
[0007] 通过下列参考附图对示例性实施例的描述，本发明的其他功能将变得显而易见。
【附图说明】
[000引图1是示出了成像设备的示例的电路块图示。
[0009] 图2是示出了成像设备的示例的电路图。
[0010] 图3是示出了成像设备的操作的时序图。
[0011] 图4是示出了成像设备的示例的示意剖面图示。
【具体实施方式】
[0012] 下面将参考附图来描述示例性实施例。在下面的描述W及说明中可W相互参考多 个附图。在多个附图中，相同的附图标记表示相同的部分。将适当地省略对共同的部分的 描述。
[0013] 图1是示出了根据示例性实施例的成像设备1000的电路块图示。成像设备1000 在单一半导体衬底上1包括像素电路单元10和外围电路单元20。
[0014] 像素电路单元10具有W矩阵形式排列的多个像素电路100。一行的像素电路100 共同连接到行线101，而一列的像素电路100共同连接到列线102。
[0015] 外围电路单元20具有多个模拟信号处理电路900,每一电路900为一列像素电路 100而提供。在此实施例中，包括多个模拟信号处理电路900的组位于像素电路单元10的 上侧及下侧。然而，多个模拟信号处理电路900可W只位于像素电路单元10的上侧及下侧 之一。模拟信号处理电路900中的每一个都包括放大电路300和AD转换电路400 (模-数 转换电路）。外围电路单元20还可W包括多个读出电路200、水平输出电路500、数字信号 处理电路600、垂直驱动电路700,W及信号生成电路。外围电路单元20的配置不仅限于此， 那些电路中的某些不是必需的。
[0016] 多个读出电路200中的每一个为一列像素电路100而提供，并且其通过列线102 连接到像素电路100。读出电路200中的每一个都连接到对应于同一列像素电路100的模 拟信号处理电路900。
[0017] 将描述电路的功能和操作。垂直驱动电路700中的扫描单元710顺次选择输出单 元750,并逐列地驱动像素电路100。像素电路100基于来自垂直驱动电路700中的输出单 元750的信号进行操作，像素电路100根据入射光生成像素信号。读出电路200操作，W便 从像素电路100读出像素信号。那些像素信号是模拟信号。由读出电路200读出的像素信 号由模拟信号处理电路900处理。在模拟信号处理电路900中的每一个都具有AD转换电 路400的情况下，来自模拟信号处理电路900的输出信号是数字信号。在模拟信号处理电 路900中的每一个都没有AD转换电路400的情况下，来自模拟信号处理电路900的输出信 号是模拟信号。AD转换电路400中的每一个都具有模拟单元410和数字单元450。模拟信 号被输入到模拟单元410,而数字单元450输出数字信号。
[0018] 从模拟信号处理电路900输出的数字信号被读出到水平输出电路500中的存储器 单元550,并保存在存储器单元550中。水平输出电路500中的扫描单元510顺次选择存储 器单元550,并逐列地输出保存在存储器单元550中的信号。从水平输出电路500输出的数 字信号是由数字信号处理电路600处理的信号。数字信号处理电路600对数字信号执行噪 声消减处理或诸如加法之类的算术运算处理。
[0019] 成像设备1000包括具有像素电路单元10和外围电路单元20的单一半导体衬底。 成像设备1000还可W包括被配置成容纳半导体衬底的容器（封装）。
[0020] 成像设备1000可W被用来构建成像系统。成像系统可W包括被配置成将光引导 到成像设备1000的光学系统。成像系统可W包括被配置成处理从成像设备1000输出的信 号的信号处理设备。成像系统可W包括被配置成显示由成像设备1000捕捉到的图像的显 示设备。成像系统通常可W是诸如视频摄像机和静态照相机之类的摄像机，或可W是具有 摄像机（照相机）功能的信息终端或在分离的位置具有成像设备和显示设备的监测摄影机 系统。
[0021] 电路包括绝缘栅场效应晶体管（MOSFET)。可W根据要向其施加的"栅极电势差"的 最大值，将电路中所包括的晶体管分类为多个种类。下面将描述其中电路中的每一个都包 括第一种晶体管、第二种晶体管、第=种晶体管，W及第四种晶体管中的至少一种的情况。
[0022] 术语"栅极电势差"是指在某一时刻栅电极的电势和对应于栅电极的体的电势之 间的电势差。在一个阱中提供晶体管的源极和漏极的情况下，体的电势表示阱的电势。体 的电势有时可W被称作背栅电势。在电路中所包括的许多晶体管中，体的电势可W等于源 极的电势，或者，体的电势可W等于参考电势（地电势）。然而，实施例不仅限于此。因此， 栅电极的电势和源极的电势之间的电势差，通常叫做"栅电压"，在下文可W不始终等于"栅 极电势差"。基于栅电极的电势和体的电势之间的差值（绝对值），独立于它们的高度关系， 评估栅极电势差的大小关系。在许多晶体管中，栅电极的电势可W充当用于在一个时段接 通晶体管的电势，并且栅电极的电势可W充当用于在另一时段关闭晶体管的电势。如此，按 时间序列方式向栅电极施加不同的电势。因此，栅极电势差可W在时间序列方式方面不同。
[0023] 在第一种晶体管中，要施加的栅极电势差的最大值等于或高于第一电势差VI(第 一值）。在第二种晶体管中，要施加的栅极电势差的最大值等于或低于第二电势差V2(第二 值）。在第二种晶体管中，要施加的栅极电势差的最大值等于或高于电势差V2'。在第=种 晶体管中，要施加的栅极电势差的最大值等于或低于第=电势差V3(第=值）。在第=种晶 体管中，要施加的栅极电势差的最大值等于或高于电势差V3'。在第四种晶体管中，要施加 的栅极电势差的最大值等于或低于第四电势差V4(第四值）。在第四种晶体管中，要施加的 栅极电势差的最大值等于或高于0V。
[0024] 根据此示例性实施例，第二电势差V2低于第一电势差VI。电势差V2'低于第二 电势差V2,第S电势差V3低于第二电势差V2和电势差V2'。电势差V3'低于第S电势差 V3。第四电势差V4低于第S电势差V3和V3'。换言之，满足关系V1〉V2〉V2'〉V3〉V3'〉V4。 可W提供第一到第四种晶体管之外的其他种的晶体管。更具体而言，可W提供具有下列任 一栅极电势差的最大值的晶体管；(a)低于第一电势差VI并高于第二电势差V2,化）低于 电势差V2'并高于第S电势差V3,化及（C)低于电势差V3'并高于第四电势差V4。
[0025] 根据此示例性实施例的示例，第一种晶体管的栅极电势差的最大值可W等于5V， 而第二种晶体管的栅极电势差的最大值可W等于4V或3V。第S种晶体管的栅极电势差的 最大值可W是2V，而第四种晶体管的栅极电势差的最大值可W等于IV。上文所描述的电势 差的值是通过舍入到整数所获得的值，该表示，例如，3V落在从2. 5到3. 4V的范围内。
[0026] 第一电势差VI和第二电势差V2之间的显著差值等于或高于0.10V。第一电势差 VI和第二电势差V2之间的差值优选地等于或高于0. 50V，更优选地等于或高于1. 0V。第= 电势差V2'和第二电势差V3之间的显著差值等于或高于0.lOV。电势差V2和第二电势差V3之间的差值优选地等于或高于0. 50V，更优选地等于或高于1. 0V。电势差V3'和电势差 V4之间的显著差值等于或高于0. 10V。电势差V3'和电势差V4之间的差值优选地等于或 高于0. 50V，更优选地等于或高于1. 0V。
[0027] 根据此示例性实施例的示例，为定义第一种晶体管要参考的第一电势差VI可W 例如设置为4. 5V，而为定义第S种晶体管要参考的电势