一种视频图像预处理方法和装置的制造方法
【技术领域】
[0001]本发明涉及一种视频图像预处理方法和装置，特别是涉及一种基于FPGA的BT.656格式视频图像预处理方法和装置，属于无线通信技术领域，可应用于数字图像处理和传输系统，无适合线通信环境使用。
【背景技术】
[0002]ITU-R BT.656，原名CCIR656，是国际电信联盟(ITU)无线电通信部门提出的一个数字视频信号格式。BT.656定义了一个并行的硬件接口用来传送一路4:2:2的YCbCr的数字视频流，可以在信号源和终端之间提供单向互连，一般用于将未压缩的PAL或NTSC信号进行编码。
[0003]该标准中的数据信号如图2所示，采用编码成8比特字(或10比特字)的二进制信息的形式，通过串行的方式来传输亮度信号(Y)以及色度信号(Cb、Cr)，在数据流中的信号包括:视频信号、定时基准信号和辅助信号。在经视频解码器输出的数字视频数据中，如果8个最高有效比特都是I或都为0，则该数据字用于标示目的，所以256个8比特字中只有254个可以用于表示信号值。数据流中的亮度信号的采样频率是色度信号采样频率的两倍，两个亮度采样点对应一个色度采样点。视频数据字是以27兆字/秒的速率复用传输，其顺序是Cb、Y、Cr、Y，依次对各像素点取样。
[0004]目前，对于BT.656格式视频图像预处理一般是采用专用的视频多媒体数字信号处理器(DSP，如ADI公司的Blackfin533)等配合SDRAM的方法实现，通过配置DSP的专用高速PPI接口接收视频数据，由PPI内嵌的功能模块自动捕获并跟踪视频数据中的同步信息，检测到行视频图像的起始信号后，启动DMA方式进行视频数据接收，并将分量数据按单帧图像的有效数据分量存储至外部SDRAM中进行缓存，然后再进行压缩处理。这种方法需要采用采用特定的专用高性能处理器，依赖于处理器自身的内嵌功能接口，不利于进行算法移植，灵活性差，处理时延较大。
【发明内容】
[0005]本发明的技术解决问题是:克服现有技术的不足之处，提出不需要依赖于特定内嵌功能接口、降低处理时延、灵活可变、通用性好的一种BT.656格式视频图像预处理方法。
[0006]本发明的技术解决方案是:一种视频图像预处理方法，通过以下步骤实现:
[0007](I)接收外部视频数据流，进行FIFO缓存后，将其转换为本地时钟域后再输出；
[0008](2)提取步骤⑴输出的视频数据流的有效数据即Cb、Y、Cr分量信号，
[0009]A2.1、视频定时基准码检测，
[0010]A2.1.1、在步骤⑴输出的视频数据流中搜索码字“FFh OOh 00h” ；
[0011]A2.1.2、将搜索到的“?匕OOh 00H”与预设的本地码字进行匹配滤波，得到两者的相关度XGD1 ；
[0012]A2.1.3、判断 XGD1，若 XOT1 彡 Λ XGD1，则转入步骤 A2.1.4，若不满足 XGD1 彡 AXGD1则转入步骤A2.1.1，其中AXGD1为预设的相关度检测阈值；
[0013]A2.1.4、搜索码字“??? OOh 00H”相邻的下一字节，若检测到定时基准码SAV或EAV，则转入步骤A2.2，否则转入步骤A2.1.1 ；
[0014]A2.2、进行视频数据流的帧内行、场计数，提取F、V、H信息，确定视频数据流中数据的行、场信息，同时提取有效视频数据和判定行消隐、场消隐信号；
[0015]A2.3、定时基准码的核校，
[0016]A2.3.1、将步骤A2.1.4检测到定时基准码SAV或EAV与预设的同步码进行匹配滤波，得到两者的相关度XGD2;
[0017]A2.3.2、判断XGD2,若XGD2彡Δ XGD2,则转入步骤A2.2，若不满足XGD2彡Δ XGD2则转入步骤A2.1，其中AXGD2为预设的同步相关度检测阈值；
[0018](3)对提取的有效数据进行乒乓DPRAM存储。
[0019]所述步骤(I)利用异步FIFO进行缓存，将外部视频数据流变换到本地时钟域进行输出，由FIFO中数据的数据量控制调节FIFO输出的使能，若检测FIFO中的数据读空时，即控制输出使能无效，视频图像预处理步骤中止，当检测FIFO中有新数据输入且达到FIFO存储深度的1/2后，恢复输出使能有效，继续进行视频图像预处理步骤。
[0020]所述步骤A2.1.3中相关值检测阈值Λ XGD1取值为XGDlniax- S btl，其中δ btl为定时基准码检测的容忍误差比特，XGDlnax为相关度最大值。
[0021]本发明中“FFh OOh 00H”为24位，当输入数据和本地码字完全相同时相关值最大值XGDlnax为24，相关值检测阈值AXGD1取值一般为23或22，即允许输入数据和本地码字有Ibit或2bit不同，S卩Sbtl定时基准码检测的容忍误差比特一般为Ibit或2bit。预设的本地码字为“FFh OOh 00h”。
[0022]所述步骤A2.3.2中同步相关度检测阈值Λ XGD2取值为XGD2niax- S bt2，其中δ bt2为定时基准码核校的容忍误差比特，XGD2niax为同步相关度最大值。
[0023]本发明中定时基准码SAV或EAV为32位，同步相关度最大值XGD2nax为32，同步相关度检测阈值AXGD2取值为30或31，即允许输入数据的定时基准码SAV或EAV和预设的同步码有Ibit或2bit不同，即定时基准码核校的容忍误差比特δ bt2 一般为Ibit或2bit。预设的同步码为 “FFH 00H 00H ABH” 和 “FFH 00H OOh F1h”。
[0024]一种视频图像预处理装置，包括解帧端和组帧端，所述的解帧端包括数据接收模块、帧数据提取模块、分量存储和输出模块和解帧端参数设置模块，帧数据提取模块包括视频定时基准码检测模块、分量提取模块和定时基准码核校模块；
[0025]所述的数据接收模块接收来自外部视频数据流，转换到本地时钟域后，输出给帧数据提取模块的视频定时基准码检测模块，视频定时基准码检测模块对视频数据流进行定时基准码检测，若检测结果合适，分量提取模块进行视频数据流的帧内行、场计数，并提取出相应的F、V、H信号后，提取出Cb、Y、Cr分量信号输出给分量存储和输出模块，定时基准码核校模块对定时基准码同步进行判断，若不符合同步要求，则停止分量提取；所述的分量存储和输出模块将提取的分量信号写入乒乓结构的DPRAM，并根据分量信号产生DPRAM的读写地址和对外中断信号，按块输出分量数据给外部视频压缩处理单元；所述的解帧端参数设置模块对数据接收模块、帧数据提取模块以及分量存储和输出模块进行参数设置，包括数据接收模块中外部视频数据流的时钟调整控制字、帧数据提取模块中的定时基准码检测、核校的容忍误差比特以及分量存储和输出模块的分量块行数和接口类型。
[0026]所述的数据接收模块包括时钟模块和FIFO缓存模块