[0106] 第四步,把单板1测得的延时值,通过业务传输,传输给单板2,然后在单板2中提 取单板1测得的延时值(Ta_delay_now)。
[0107] 第五步,把单板1测得的值Ta_delay_now和单板2的延时值化_delay_now分别 跟延时的最大值(Ta_delay_max和化_delay_max)进行比较,看差多少,然后通过延时补偿 模块来补偿送两个差值。
[010引具体实施例一
[0109]W下,我们在WOTN单板承载CPRI6业务为例,验证该方法的实践情况。应用框图 如图4所示,具体单板业务处理框图如图5所示。
[0110] 客户侧指的是我们单板接入的业务,线路侧指的是承载CPRI的业务,送里指的是 OTN业务。业务处理过程是先经过FPGA逻辑进行客户业务W及线路侧业务处理,然后经过 化amer芯片再到光口转换成光信号进行传输。
[0111] 首先,需要测量出哪一段存在延时不稳定性,然后经多次测量得到延时的最大值。 此处在到线路侧发送一段〇化2层,存在的延时,通过进单板位置的〇化2顿头(巧1)和出单 板位置的顿头(巧2)来测量获得。实现送个测量的逻辑模块为延时测量模块1,测得的第一 延时值为Ta_delay_now。
[0112] 其次,两块单板之间是通过光纤进行连接。WOTN为例,则可W把测得第一延时值 Ta_delay_now通过OTN开销或者净荷区域传到下游站点进行补偿。
[0113] 然后,在线路侧收到客户侧发送一段的延时,通过进单板位置的顿头(巧3)和出 单板位置的顿头(巧4)来测量获得。实现送个测量的逻辑模块为延时测量模块2,测得的第 二延时值为化_delay_now。
[0114] 最后,逻辑把送两个延时值与之前经过大量测试得到的延时最大值(Ta_delay_ max和Tb_delay_max)进行运算,得到fih_value。然后通过延时补偿FIFO来弥补送个延 时值。
[0115] 需要注意的是,测量时钟和延时补偿FIFO的时钟是否是一个时钟,送是影响时间 测量误差的因素之一。另外,Ta_delay_max和化_delay_max的具体值,需要通过多次测量 大量单板样品组合来获得。
[0116] 具体延时测量过程,如图6所示。
[0117] 分析OTN单板的延时变化情况,并给出测量延时值Tdelay_now的办法。
[0118] 如图6是OTN单板的整个业务处理框图,客户侧接6. 144抓/s的CPRI6业务,线路 侧光纤环回。
[0119] 为了进一步确定延时不稳定性是产生在哪一部分,是客户侧、线路侧、sfi4. 2接口 处还是化amer内部处理,因此,需要在FPGA逻辑中W及化amer中引出相应的测试信号,然 后利用逻辑内部编程或者Chipscope抓取各处的信号进行测试。
[0120] 所W找到了图5中,A,B,C,D四个位置的顿头指示信号。用红色虚线画出3条测 试路径,进行W下测试。
[012。 A位置:在FPGA逻辑中,客户侧发送侧提取的信号。
[0122] B位置;在化amer中,O化2开销插入部分中引出的顿头信号,此信号在阳C编码之 前。
[0123]C位置;在化amer中,开销提取部分中引出的顿头信号,此信号在FEC解码之后。
[0124]D位置;在FPGA逻辑中,客户侧接收侧提取的信号。
[01巧]确定提取信号的4个位置后,根据图6所示,确定出3条测试路径,此3条路径覆 盖了业务处理的全过程:
[0126] 路径1;包含了客户侧和线路侧的所有逻辑和SFI4. 2接口W及化amer中部分处 理模块。
[0127] 路径2;包括化amer中的编解码W及光模块到光纤部分。
[012引路径3 ;包含了化amer中部分处理模块W及SFI4. 2接口与接收侧线路侧和客户 侧逻辑。
[0129] 通过对3个路径的分别测试得出的结论为(该测试方法不是本发明的主要方法, 在此不详细叙述):
[0130] 延时变化主要存在路径1和路径3内,其他路径的延时变化可W忽略不计,所W为 了方便测试只要补偿路径1和3就可W实现延时补偿的目的。因此,在FPGA线路侧的接收 侧添加fi化进行延时补偿,使每次上电延时都达到最大值,处于稳定状态即可。
[013U 通过W上可知,每次上电后的第一延时值Ta_delay_now、第二延时值化_delay_ now分别是路径1和路径3的延时值。通过对送两部分的补偿,使得延时值达到稳定状态。[0132] 具体的,本发明实施例中,Fi化需要补偿的延时值为;Tdelay_offset=(灯曰_ delay_max-Ta_delay_now)+(Tb_delay_max-Tb_delay_now)}。
[013引 FIFO的读写时钟都为系统时钟,f断水位由Tdelay_offset来控制,如果业务信 号个数小于Tdelay_offset时不读数,一直往fi化里写数据,当业务信号个数等于Tdelay_ offset时,fi化就开始不断地向外读出数据。从而保证了延时的稳定性。
[0134] 此具体实施例一讲解了OTN设备的业务单板承载cpri6业务时,延时稳定性的测 量W及补偿方法。此方法同样适用于CPRI相关的其他速率业务,例如CPRI2/CPRI3/CPRI4/ CPRI5/CPRI6/CPRI7业务,整个处理过程与具体实施例一基本相同。
[0135] 此方法也同样应用于OTN设备的其他业务单板,在FPGA业务设计中,如果有延时 稳定性的需求,都可应用此方法进行补偿。
[0136] 具体实施例二
[0137]W下单板承载同步W太网为例,验证此方法的可行性。
[0138] 首先,进行业务环回确定了客户侧延时变化很稳定,为了进一步确定延时不稳定 性是产生在SFI4. 2接口处,还是在化amer里,是接收侧还是在发送侧,需要在FPGA中W及 化amer中引出相应信号,利用chipscope抓取各处的信号进行测试。
[0139] 所W找到了图7中,A,B,C,D,E五个位置的顿头指示信号。
[0140]A位置顿头:在FPGA逻辑中,线路发送侧,将要送入SFI4. 2接口的otu2数据的顿 头。
[0141]B位置顿头:在化amer中,开销插入部分中引出的顿头信号,此信号在阳C编码之 前。
[0142]C位置顿头;在化amer中,开销提取部分中引出的顿头信号,此信号在阳C解码之 后。
[0143]D位置顿头;在化amer中,客户发送侧开销部分提取的顿头。
[0144]E位置顿头:在FPGA逻辑中,线路接收侧,0TU2开销提取前的顿头信号。
[0145] 确定提取信号的5个点后,根据图7所示,确定出4条路径:
[0146] 1、从FPGA线路侧的otu2开销处提取顿头到化amer编码前开销插入部分的li_ tx_insfp。
[0147] 2、从li_tx_insfp信号到framer解码W后的li_;rx_^opfp信号。(之前测试W 为li_rx_^op巧信号在解码之前,经多番测试证明是错误的,后找化amer手册,此信号应 该在解码之后。)
[014引 3、从li_;rx_^opfp信号到framer客户侧发送侧开销插入部分的cl_tx_insfp信 号。
[0149] 4、从cl_tx_insfp信号到FPGA线路侧接收侧的otu2顿头。
[0150] 通过Chipscope抓取W上信号,用A点的顿头信号作为触发信号,每次掉上电后分 别记录B、C、D、E点的相对位置。波形图如图8。
[0151] 计算各个顿头相对A点顿头之间的时钟个数,得到相对延时数据如表1。
[0152] 表1各个点相对A点的延时值(单位,系统时钟个数)
[0154] 根据W上数据,在系统时钟是6ns(192MHz)的时候,计算结果如下:
[0155] 路线1+2的延时变化在(1469-1441) *6 = 168ns,其中路径1的延时变化大概为 (246-219)*6 = 16化S,所W化amer的编解码延时变化并不大。
[0156] 路线3+4的延时变化需要在巧-C)中找到最大最小值再做差,为(253-219)*6 = 204nsO
[0157] 从而得出结论;主要的变化存在路径1和(3+4)中,化amer的编解码在单板掉上 电后延时变化并不大。
[0158] 因为化amer中的编解码不能分开测试,如果化amer中编解码延时变化很大的话, 就很麻烦,不能用fi化进行延时补偿。幸运的是,化amer编解码的延时变化很小,可W忽略 不计。
[0159] 所W就可W通过测试路径1和路径(3+4)的延时变化值,在FPGA线路侧的接收侧 添加f断进行延时补偿,使每次上电延时都达到最大值,处于稳定状态即可。
[0160] 通过W上可知,每次上电后的延时值Tldelay_now、T2delay_now分别是路径1和 路径(3+4)的延时值。通过系统时钟,测量送些路径的延时,最终根据W上测量补偿方法, 最终达到延时补偿的效果。
[0161] 为了更好的实现上述目的,如图9所示,本发明实施例还提供一种延时补偿的装 置,包括:
[0162] 提取模块10,用于在业务信号从第一设备传输到第二设备的传输过程中,获取一 个跟随业务信号传输的跟随信号;
[0163] 延时获取模块20,用于分别获取跟随信号在所述第一设备内传输产生的第一延时 值和在所述第二设备内传输产生的第二延时值;
[0164] 差值获取模块30,用于获得所述第一延时值与所述第一设备的第一预设延时值的 第一差值,W及所述第二延时值与所述第二设备的第二预设延时值的第二差值;
[0165] 插入模块40,用于将所述第一差值插入到所述业务信号中跟随所述业务信号传输 到所述第二设备;
[0166] 补偿获取模块50,用于在所述第二设备上从所述业务信号中提取所述第一差值, 并根据所述第