的，所述主处理芯片接收所述主视频输入单元的两路分支图像信号，根据接收的两路分支图像信号获得同步参考图像信号，并分别向各从处理芯片发送所述同步参考图像信号，包括:
[0064]利用分辨率调整模块对接收到的两路分支图像信号进行分辨率调整；
[0065]利用OSD模块将屏幕显示调节信息与所述分辨率调整后的信号进行融合；
[0066]利用SOC处理模块接收SOC信号并对所述SOC信号进行转换；
[0067]利用选择模块从所述进行融合后的信号和所述转换后的SOC信号中选择其中的一路信号作为所述同步参考图像信号；
[0068]利用同步信号发送模块向所述各从处理芯片发送所述同步参考图像信号；
[0069]利用亮度调节模块根据所述各从处理芯片发送的亮度调节信息生成亮度调节信号；
[0070]利用同步处理模块控制所述各从处理芯片进行同步。
[0071 ]优选的，所述方法还包括:
[0072]分别存储各对应的从视频处理单元接收的两路分支图像信号。
[0073]优选的，所述第一超高清视频图像为4K2K@60Hz的图像信号，所述第二超高清视频图像为8K4K060HZ的图像信号，所述输出图像为8K4K060HZ的图像信号。
[0074]本发明的上述技术方案的有益效果如下:
[0075]在本发明实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本发明实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本发明实施例的方案降低了超高清显示处理系统的成本。
【附图说明】
[0076]图1为本发明实施例一的显示处理装置的示意图；
[0077]图2为本发明实施例二的显示处理装置的示意图；
[0078]图3为本发明实施例二中从处理芯片的结构示意图；
[0079]图4为本发明实施例二中主处理芯片的结构示意图；
[0080]图5为本发明实施例二的从处理芯片中第一分辨率调整模块的调整方式示意图；[0081 ]图6为本发明实施例二的从处理芯片中又一调整方式示意图；
[0082]图7为本发明实施例二的从处理芯片中第二分辨率调整模块的调整方式示意图；
[0083]图8(a)为现有技术中的图像扫描方式示意图；图8(b)为本发明实施例中的图像分割方式示意图；
[0084]图9(a)为现有技术中的图像分割方式示意图；图9(b)为本发明实施例中的图像扫描方式示意图；
[0085]图10为本发明实施例三的显示处理设备的示意图；
[0086]图11为本发明实施例四的显示处理方法的流程图；
[0087]图12为本发明实施例五的显示处理方法的流程图。
【具体实施方式】
[0088]下面将结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0089]如图1所示，本发明实施例一的显示处理装置，包括:
[0090]主处理芯片11，与所述主处理芯片11连接的主视频输入单元12，分别与所述主处理芯片11连接的第一从处理芯片131、第二从处理芯片132、第三从处理芯片133、第四从处理芯片134;
[0091]第一从视频处理单元141、第二从视频处理单元142、第三从视频处理单元143、第四从视频处理单元144;
[0092]所述第一从视频处理单元141和所述第二从视频处理单元142分别与所述第一从处理芯片131、所述第三从处理芯片133连接;所述第三从视频处理单元143、所述第四从视频处理单元144分别与所述第二从处理芯片132、第四从处理芯片134连接。
[0093]其中，所述主视频输入单元12，用于接收第一超高清视频图像，并将所述第一超高清视频图像转换成两路分支图像信号；
[0094]所述各从视频处理单元141、142、143、144，用于分别接收利用第二超高清视频图像获得的区域图像，并将所述区域图像转换成两路分支图像信号；
[0095]所述主处理芯片11，用于接收所述主视频输入单元的两路分支图像信号，根据接收的两路分支图像信号获得同步参考图像信号，并分别向各从处理芯片发送所述同步参考图像信号；
[0096]所述各从处理芯片131、132、133、134，用于分别接收对应的两个从视频处理单元分别发送的一路分支图像信号、接收所述主处理芯片发送的同步参考图像信号，并结合所述同步参考图像信号对接收的两路分支图像信号进行处理获得对应的输出图像。
[0097]其中，所述区域图像为所述第二超高清视频图像的1/4区域对应的图像。
[0098]在本发明实施例中，所述第一超高清视频图像可以为4K2K@60Hz(3840x2160x4)图像?目号，所述第二超尚清视频图像可以为8Κ4Κ@60Ηζ图像彳目号。
[0099]通过以上描述可以看出，在本发明实施例中，由主处理芯片对接收到的第一路超高清视频图像进行处理，由四个从处理芯片对接收到的第二超高清视频图像的1/4区域图像进行处理，并由主处理芯片控制各从处理芯片之间的处理同步。由于各从处理芯片只需处理第二超高清视频图像的1/4区域的图像，因此，在选用各从处理芯片时只需选用数据处理能力为中低端的处理芯片即可。数据处理能力较低的处理芯片，其价格与现有技术中所利用的数据处理能力较高的处理芯片相比较低。由于在本发明实施例中无需选用数据处理能力较高的处理芯片即可实现对超高清视频图像的处理，因而与现有技术相比，利用本发明实施例的方案降低了超高清显示处理系统的成本。
[0100]以下，结合实施例二详细描述一下本发明实施例的显示处理装置的结构组成和实现原理。
[0101]图2为本发明实施例二的显示处理装置的示意图。在图2中包括5片FPGA芯片，其中将FPGA5设置为主处理芯片，FPGA1-4为从处理芯片。在本发明实施例中所使用的FPGA芯片可以选用数据处理能力为中下等的芯片。
[0102]图中设置有5个HDMI2.0接口 Ia-1f，用于接收超高清视频图像。在本发明实施例中，将第一视频提供端(如视频播放器)的8K4K060HZ(7680x4320:3840x2160x4)图像信号分割成4个区域。这样，HDMIla、lb、ld、lf四个接口分别用于接收该图像信号的1/4区域(以下简称区域图像hHDMI Ic用于接收第二视频提供端(如视频播放器)4K2K@60Hz(3840x2160x4)信号(以下简称第一图像)。其中，第一视频提供端和第二视频提供端可以相同也可不同。
[0103]在本发明实施例中，将为FPGA5输入超高清视频图像的输入单元称为主视频输入单元，将为FPGA1-4输入超高清视频图像的输入单元称为从视频处理单元。
[0104]其中，主视频输入单元包括:解码模块(HDMI解码器(Decoder) )23，分别与所述解码模块连接的两个转换模块23a、23b。
[0105]所述解码模块23，用于接收第一超高清视频图像，并将所述第一超高清视频图像解码成两路信号;所述转换模块23a、23b，分别用于接收所述两路信号，并分别将所述两路信号转换成两路低压差分信号，将所述两路低压差分信号作为所述两路分支图像信号。
[0106]其中所述从视频处理单元包括:解码模块(HDMI解码器(Decoder) )21，解码模块，分别与所述解码模块连接的第一转换模块22a和第二转换模块22b。
[0107]所述解码模块21用于接收第二超高清视频图像，并将所述第二超高清视频图像解码成两路信号;所述第一转换模块，用于接收所述两路信号中的第一路信号，将所述第一路信号转换成低压差分分支图像信号;所述第二转换模块，用于接收目标从视频处理单元的第一路信号并将目标从视频处理单元的第一路信号转换成低压差分信号;其中所述目标从视频处理单元对应于与对应的从处理芯片具有单一连接关系的从处理芯片。
[0108]结合图2可以看出，HDMI解码器24可以和FPGAl下的两个转换模块组成一个从视频处理单元，HDMI解码器25可以和FPGA4下的两个转换模块组成一个从视频处理单元，HDMI解码器26可以和FPGA2下的两