一种跟踪器硬件平台系统的制作方法
【专利摘要】本发明公开了一种跟踪器硬件平台系统，包括底板和子板，底板上设置有电源插座、排针双口、DSP和FPGA，电源插座输入+5V电压，电源插座功率小于20W，DSP为TI公司的TMS320C6201芯片，FPGA为Xilinx公司的XC5VSX95T芯片，排针双口和DSP均与FPGA通信连接，子板上设置有网口PHY芯片，用于与DSP的GMII接口通信，子板与底板之间通过一组TOLC/SOLC通信，底板和子板上还分别设置有一组CAMERALINK接口，底板上的CAMERALINK接口与FPGA通信，子板上的CAMERALINK接口与SOLC通信。本发明结合了DSP和FPGA的优势，能够完成对数字视频信号的连续采集、储存和分析，而且其速度快、易于调试、成本较低。
【专利说明】
一种跟踪器硬件平台系统
技术领域
[0001]本发明涉及视频信号处理技术领域，具体的涉及一种跟踪器硬件平台系统。
【背景技术】
[0002]随着工业化水平和科学技术的不断发展，人们可能过视频跟踪系统实现对现场的远程实时监控。在视频跟踪系统中，对视频信号的连续采集、贮存和发析是其核心技术。现有技术中一般是都过ARM、DSP来实现的，但随着各种视频质量的不断提高、压缩格式的不断改进，对图像数据处理的运算速度也来断提高，现有技术就其实时性、并形性和稳定性，都无法满足需求。
【发明内容】
[0003]针对上述现有技术存在的问题，本发明在现有技术基础之上作进一步改进，本发明涉及一种跟踪器硬件平台系统，本发明结合了 DSP和FPGA的优势，能够完成对数字视频信号的连续采集、储存和分析，而且其速度快、易于调试、成本较低。
[0004]本发明通过以下技术方案实现上述发明目的。
[0005]—种跟踪器硬件平台系统，包括底板和子板，所述底板上设置有电源插座、排针双口、DSP和FPGA，所述电源插座输入+5V电压，电源插座功率小于20W，所述DSP为TI公司的TMS320C6201芯片，所述FPGA为Xilinx公司的XC5VSX95T芯片，所述排针双口和DSP均与FPGA通信连接，所述子板上设置有网口 PHY芯片，用于与DSP的GMII接口通信，所述子板与底板之间通过一组T0LC/S0LC通信，所述底板和子板上还分别设置有一组CAMERALINK接口，底板上的CAMERALINK接口与FPGA通信，子板上的CAMERALINK接口与SOLC通信。
[0006]本发明结合了DSP和FPGA的优势，其中DSP选用TI公司的TMS320C6201芯片，该芯片具有大容量的片内存储器和大范围的寻址能力，很适用于数字音频采集和储存。FPGA选用Xi I inx公司的XC5VSX95T芯片，功耗小，成本低，调试较为方便。排针双口便于不同路数据储存传输，视频信号经CAMERALINK接口输入子板和底板，提高了本发明的通用性。子板上设置由网口 PHY芯片，底板与子板之间由T0LC/S0LC，使本发明对外传输速度快。
[0007]进一步的，所述DSP外接8片DDR3芯片，每4片为一组，每组内存共512MB，保障本发明的储存能力。
[0008]进一步的，所述DSP的GPMC总线外接一片2Gb的NandFlash芯片，所述2Gb的NandFlash 芯片的型号为 K9F2G08U0B-PIB0。
[0009]进一步的，所述DSP的SPI上接有一片SPI接口的Eeprom，作为DSP代码启动，设计时采用开发板型号，方便调试，不用更改驱动，DSP的I2C上接有一片I2C0接□的Eeprom，容量256Kb，设计时采用开发板型号，I2C1不用。
[0010]进一步的，所述DSP的EMACO经连接器与子板上的网络PHY芯片连接。
[0011]进一步的，所述DSP的VideoO的输入/输出总线、Videol的输入/输出总线均连接到FPGA，DSP的PCIE总线连接FPGA的高速接口，DSP的GPMC总线连接FPGA的1口，DSP的至少一个GP1线连到FPGA的1 口。
[0012]进一步的，所述FPGA外挂一片RS232电平芯片后连接排针双口的一个排针串口，FPGA外挂一片RS422电平芯片后连接排针双口的另一个排针串口。
[0013]进一步的，还包括27MHz晶振、32.768KHz晶振、25MHz晶振以及50MHz晶振，其中，27MHz晶振为DSP的DEV_MX1、DEV_MX0提供时钟，其原因为DSP要求时钟幅度为1.8V，如果用晶振则需加降幅芯片。其中，32.768KHZ晶振，经电阻后为DSP的RTC时钟脚CLKIN32提供时钟，25MHz晶振经时钟芯片倍频后为DSP的PCIE时钟Serdes_clk和FPGA的高速接口提供时钟，实现PCIE通信，50MHz晶振，经时钟芯片为FPGA提供时钟。
[0014]本发明与现有技术相比，至少具有以下益效果:
本发明结合了 DSP和FPGA的优势，能够完成对数字视频信号的连续采集、储存和分析，而且其速度快、易于调试、成本较低。DSP的SPI上接有一片SPI接口的Eeprom，作为DSP代码启动，设计时采用开发板型号，方便调试，不用更改驱动。
【附图说明】
[0015]此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中:
图1为本发明的原理框图；
图2为本发明的时钟分配示意图。
【具体实施方式】
[0016]为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
[0017]实施例1:
如图1所示，一种跟踪器硬件平台系统，包括底板和子板，底板上设置有电源插座、排针双口、DSP和FPGA，电源插座输入+ 5V电压，电源插座功率小于20W，DSP为TI公司的TMS320C6201芯片，FPGA为Xi I inx公司的XC5VSX95T芯片，排针双口和DSP均与FPGA通信连接，子板上设置有网口PHY芯片，用于与DSP的GMII接口通信，子板与底板之间通过一组T0LC/S0LC通信，底板和子板上还分别设置有一组CAMERALINK接口，底板上的CAMERALINK接口与FPGA通信，子板上的CAMERALINK接口与SOLC通信。
[0018]本发明结合了DSP和FPGA的优势，其中DSP选用TI公司的TMS320C6201芯片，该芯片具有大容量的片内存储器和大范围的寻址能力，很适用于数字音频采集和储存。FPGA选用Xi I inx公司的XC5VSX95T芯片，功耗小，成本低，调试较为方便。排针双口便于不同路数据储存传输，视频信号经CAMERALINK接口输入子板和底板，提高了本发明的通用性。子板上设置由网口 PHY芯片，底板与子板之间由T0LC/S0LC，使本发明对外传输速度快。
[0019]实施例2:
本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中，DSP外接8片DDR3芯片，每4片为一组，每组内存共512MB，保障本发明的储存能力。DSP的GPMC总线外接一片2Gb的NandFlash芯片，所述2Gb的NandFlash芯片的型号为K9F2G08U0B-PIB0 JSP的SPI上接有一片SPI接口的Eeprom，作为DSP代码启动，设计时采用开发板型号，方便调试，不用更改驱动，DSP的I2C上接有一片I2C0接口的Eeprom，容量256Kb，设计时采用开发板型号，I2C1不用。
[0020]实施例3:
本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中，DSP的EMACO经连接器与子板上的网络PHY芯片连接。DSP的VideoO的输入/输出总线、Videol的输入/输出总线均连接到FPGA，DSP的PCIE总线连接FPGA的高速接口，DSP的GPMC总线连接FPGA的1口，DSP的至少一个GP1线连到FPGA的1口 APGA外挂一片RS232电平芯片后连接排针双口的一个排针串口，FPGA外挂一片RS422电平芯片后连接排针双口的另一个排针串口。
[0021]实施例4:
本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中，本发明还板载有27MHz晶振、32.768KHz晶振、25MHz晶振以及50MHz晶振，其中，27MHz晶振为DSP的DEV_MX1、DEV_MX0提供时钟，其原因为DSP要求时钟幅度为1.8V，如果用晶振则需加降幅芯片。其中，32.768KHz晶振，经电阻后为DSP的RTC时钟脚CLKIN32提供时钟，25MHz晶振经时钟芯片倍频后为DSP的PCIE时钟Serdes_clk和FPGA的高速接口提供时钟，实现PCIE通信，50MHz晶振，经时钟芯片为FPGA提供时钟。
[0022]如上所述，可较好的实施本发明。
【主权项】
1.一种跟踪器硬件平台系统，其特征在于:包括底板和子板，所述底板上设置有电源插座、排针双口、DSP和FPGA，所述电源插座输入+5V电压，电源插座功率小于20W，所述DSP为TI公司的TMS320C6201芯片，所述FPGA为Xi I inx公司的XC5VSX95T芯片，所述排针双口和DSP均与FPGA通信连接，所述子板上设置有网口 PHY芯片，用于与DSP的GMII接口通信，所述子板与底板之间通过一组TOLC/SOLC通信，所述底板和子板上还分别设置有一组CAMERALINK接口，底板上的CAMERALINK接口与FPGA通信，子板上的CAMERALINK接口与SOLC通信。2.根据权利要求1所述的跟踪器硬件平台系统，其特征在于:所述DSP外接8片DDR3芯片，每4片为一组，每组内存共512MB。3.根据权利要求1所述的跟踪器硬件平台系统，其特征在于:所述DSP的GPMC总线外接一片 2Gb 的 NandFlash 芯片，所述 2Gb 的 NandFlash 芯片的型号为 K9F2G08U0B-PIB0。4.根据权利要求1所述的跟踪器硬件平台系统，其特征在于:所述DSP的SPI上接有一片SPI接口的E印rom，DSP的I2C上接有一片I2C0接口的E印rom，容量256Kb。5.根据权利要求1所述的跟踪器硬件平台系统，其特征在于:所述DSP的EMACO经连接器与子板上的网络PHY芯片连接。6.根据权利要求1所述的跟踪器硬件平台系统，其特征在于:所述DSP的VideoO的输入/输出总线、V i deo I的输入/输出总线均连接到FPGA，D SP的PCIE总线连接FPGA的高速接口，DSP的GPMC总线连接FPGA的1口，DSP的至少一个GP1线连到FPGA的1口。7.根据权利要求6所述的跟踪器硬件平台系统，其特征在于:所述FPGA外挂一片RS232电平芯片后连接排针双口的一个排针串口，FPGA外挂一片RS422电平芯片后连接排针双口的另一个排针串口。8.根据权利要求1所述的跟踪器硬件平台系统，其特征在于:还包括27MHz晶振、.32.768KHz晶振、25MHz晶振以及50MHz晶振，其中，27MHz晶振为DSP的DEV_MX1、DEV_MX0提供时钟，32.768KHz晶振，经电阻后为DSP的RTC时钟脚CLKIN32提供时钟，25MHz晶振经时钟芯片倍频后为DSP的PCIE时钟Serdes_clk和FPGA的高速接口提供时钟，50MHz晶振，经时钟芯片为FPGA提供时钟。
【文档编号】H04N7/18GK106060484SQ201610606321
【公开日】2016年10月26日
【申请日】2016年7月29日
【发明人】肖红, 何凤义, 鄢冬斌, 贾秦
【申请人】四川赛狄信息技术有限公司