U13A的正向输入端以及第八电阻R34的一端相连；第八电阻R34的另一端与比较器U13A的输出端相连。
[0017]进一步的，在本实施例中，如图2所示，电源电路包括一电源芯片电路；电源芯片电路Vout端作为电源电路的第一输出端；电源芯片电路的Vout端经第九电阻R32与第四二极管U12的阴极相连，并作为电源电路的第二输出端；第四二极管U12的阳极与第八电容C30 —端相连，并接地；第八电容C30另一端与第四二极管U12的阴极相连。
[0018]为了让本领域技术人员进一步了解本实用新型所提出的一种低成本HART-FSK发送接收电路，下面结合现有软件以及控制方法对其进行说明，在该说明过程中所涉及的现有软件以及控制方法均不是本实用新型所保护的客体，本实用新型仅保护该电路的结构及其连接关系。
[0019]主控处理器将待发送的字符转为HART-FSK数字格式，再由输出调制滤波电路转为HART-FSK模拟格式，发送给HART总线；待接收的字符信号由HART总线经输入解调滤波比较电路转为HART-FSK数字格式，再转为接收字符。本实用新型采用软件模拟技术，通过软件实现HART协议的发送及接收，降低产品的成本，实现无HART接口芯片也能实现HART通讯。
[0020]主控处理器将字符先转为UART字符格式，定义为1位起始位+8位数据位+1位奇校验位+1位停止位，再将位数字转为HART-FSK格式。bit=0，按波特率1200bit/s的位宽度，转为2200hz输出波形，共计输出2200/1200个方波；bit=l，按波特率1200bit/s的位宽度，转为1200hz输出波形，共计输出1200/1200个方波。输出调制滤波电路将方波转为HART-FSK的波形。输入解调滤波比较电路将HART-FSK模拟信号转为方波输出。以上2对相的数据传输方向，可实现字符数据的双向通讯功能。
[0021]进一步地，在本实施例中，主控处理器将方波转为位数据，其中1个1200hz方波“bit=l”，2200/1200个2200hz方波转为“bit=0”，再按照UART的格式转为接收字符。
[0022]进一步地，在本实施例中，主控处理器以STM32L152为主控芯片。其数据输出，通过内置32位定时器，精准输出HART-FSK方波，再通过滤波电路，可输出完全符合HART协议要求的FSK物理层信号。其数据输入，通过解调器滤波比较电路(带回差)，检出方形，再由STM32L152主控芯片捕捉、识别、转化，实现从模拟到数字的过程。
[0023]以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。
【主权项】
1.一种低成本HART-FSK发送接收电路，其特征在于，包括:一主控处理器、一输出调制器滤波电路、一输入解调器滤波比较电路、一电源电路以及一 HART总线电路；所述主控处理器分别与所述输出调制器滤波电路以及所述输入解调器滤波比较电路相连；所述输出调制器滤波电路以及所述输入解调器滤波比较电路分别与所述HART总线电路相连；所述电源电路分别与所述主控处理器、所述输出调制器滤波电路以及所述输入解调器滤波比较电路相连。2.根据权利要求1所述的一种低成本HART-FSK发送接收电路，其特征在于，所述主控处理器包括一 STM32L152。3.根据权利要求1所述的一种低成本HART-FSK发送接收电路，其特征在于，所述输出调制器滤波电路包括一微控处理器；所述微控处理器的端分别经第一电容与一运放输出端相连以及经第四电容接地；所述运放的反向输入端与所述运放的输出端相连；所述运放的正向输入端分别经第一电阻与所述主控处理器相连以及经第二电阻接地；所述微控处理器的端以及端分别对应经第二电容以及第三电容接地；所述微控处理器的OUT端分别与第一二极管阳极以及所述HART总线电路TEST端相连；所述第一二极管阴极与第三电阻一端相连，并接地；所述第三电阻另一端与三极管发射极相连；所述三极管基极与所述微控处理器的BASE端相连；所述三极管集电极分别经第五电容一端以及第二二极管接入所述HART总线电路L00P+端；所述第五电容另一端与第三二极管阳极相连，并接入所述HART总线电路TEST端；所述第三二极管阴极与所述HART总线电路LOOP-端相连。4.根据权利要求1所述的一种低成本HART-FSK发送接收电路，其特征在于，所述输入解调器滤波比较电路包括一比较器；所述比较器的输出端经第四电阻的一端与所述主控处理器相连；所述第四电阻的另一端接所述电源电路的第一输出端；所述比较器的反向输入端分别与第六电容的一端以及第五电阻的一端相连；所述第六电容的另一端经第六电阻的一端以及第七电容接入第二二极管的阳极；所述第二二极管的阴极接入所述HART总线电路L00P+端；所述第五电阻的另一端分别与所述电源电路的第二输出端以及第七电阻一端相连；所述第七电阻另一端分别与所述比较器的正向输入端以及第八电阻的一端相连；所述第八电阻的另一端与所述比较器的输出端相连。5.根据权利要求4所述的一种低成本HART-FSK发送接收电路，其特征在于，所述电源电路包括一电源芯片电路；所述电源芯片电路Vout端作为所述电源电路的第一输出端；所述电源芯片电路的Vout端经第九电阻与第四二极管的阴极相连，并作为所述电源电路的第二输出端；所述第四二极管的阳极与第八电容一端相连，并接地；所述第八电容另一端与所述第四二极管的阴极相连。
【专利摘要】本实用新型涉一种低成本HART-FSK发送接收电路，包括：主控处理器、输出调制器滤波电路、输入解调器滤波比较电路、电源电路以及HART总线电路；主控处理器分别与输出调制器滤波电路以及输入解调器滤波比较电路相连；输出调制器滤波电路以及输入解调器滤波比较电路分别与HART总线电路相连；电源电路分别与主控处理器、输出调制器滤波电路以及输入解调器滤波比较电路相连。本实用新型所提出的一种低成本HART-FSK发送接收电路，结构简单，无需HART芯片，可完成HART通讯，有效地降低产品硬件成本。
【IPC分类】H04B1/40
【公开号】CN205029662
【申请号】CN201520836023
【发明人】林瑞忠
【申请人】福州昌晖自动化系统有限公司
【公开日】2016年2月10日
【申请日】2015年10月27日