专利名称：发光显示器及其数据驱动器的制作方法
技术领域：
本发明涉及一发光显示器，特别是涉及该发光显示器中用于输出数据电流的一数据驱动器。
背景技术：
发光显示器是一显示设备，其使用多个发光元件来显示图象。每个发光元件根据所施加电流发光。尤其是，一有机发光二极管显示器使用一有机发光单元作为该发光元件，和该有机发光单元具有二极管特征，并称之为有机发光二极管(OLED)。该有机发光单元包括一阳极、一有机薄膜、以及一阴极。
根据寻址方法，将驱动有机发光单元的方法分为无源矩阵方法和有源矩阵方法。在无源矩阵方法中，将有机发光单元构成在阳极线和与该阳极线垂直交叉的阴极线之间，和通过选择各条线来驱动。在有源矩阵方法中，将一薄膜晶体管连接到每个像素电极(如一阳极线)，和根据一与薄膜晶体管的栅极所连接电容维持的电压来驱动该有机发光单元。此外，根据施加到该电容器用于维持该电压的信号格式，可将有源矩阵方法分为电压编程方法和电流编程方法。
由于薄膜晶体管开启电压和/或电子漂移上的偏移，该偏移是由制造工艺不一致所造成的，根据电压编程方法的一像素电路难于获得高灰度级。另一方面，根据电流编程方法，假定为该像素提供电流的一电流源在整个面板上是恒定的(即所有数据线)，即使每个像素中的驱动晶体管有不一致的电压-电流特征，也能获得一致的显示特征。
可是，在使用电流编程方法的发光显示器中，必须提供一数据驱动器，其将一表示灰度级的数据信号转换成一模拟电流(下文称之为“数据电流”)，以施加到与该像素电路连接的一数据线上。
该数据驱动器需要一数/模转换器，用于将数字数据信号转换成模拟数据电流、以及一输出级，用于缓冲并输出转换后的数据电流。通常，在一水平周期中将数据电流传输到数据线之前，输出级必须在该水平周期中缓冲与一行中的像素电路相对应的数据电流。可是，随着发光显示器的分辨率变高，水平周期变短。因此，当数据电流的幅度小时，输出级在水平周期中不能缓冲数据电流。其结果，数据电流可能会不正确地传输到数据线上。
发明内容
本发明的一实施例提供一数据驱动器，用于将表示灰度级的数据信号转换成数据电流，并将该数据电流输出到数据线上。本发明实施例还提供一数据驱动器，用于将数据电流正确传输到一输出级。
根据本发明一实施例，在将数据电流传输到输出级之前，将连接到输出级的一导线预充电。
本发明的一实施例提供一数据驱动器，用于顺序接收多个表示灰度级的数据信号，将多个数据电流施加到发光显示器的显示区域上构成的多条数据线上。数据驱动器包括至少一转换器、至少一输出级、至少一条导线、以及一预充电部件。转换器将数据信号转换成数据电流，和输出级顺序接收自转换器传输的数据电流，并将所接收数据电流传输到数据线上。该导线连接在转换器和输出级之间，和预充电部件在将对应的一数据电流传输到输出级之前，将一预充电电压施加到该导线。
根据本发明的示例性实施例，转换器包括一第一晶体管，其具有该对应的一数据电流流入的漏极。预充电部件包括一第二晶体管，其作为一电流镜象连接到该第一晶体管，并将对应于该第二晶体管漏极电压的、由该对应的一数据电流所确定的一电压作为预充电电压输出。这里，预充电部件还可包括一单位增益放大器，其连接在第二晶体管漏极与导线第一端之间。
根据本发明的另一示例性实施例，预先确定预充电电压，并与数据电流无关。
根据本发明的又一示例性实施例，转换器包括一第一晶体管，其漏极连接到导线的第一端，和源极连接到一第一电源，以提供一第一电压。输出级包括一第二晶体管，其漏极连接到导线第二端，和源极连接到一第二电源，以提供一第二电压。预充电部件将一位于第二电压和第一电压之间的第三电压作为预充电电压输出。
根据本发明另一示例性实施例，预充电部件将对应于相应一数据信号的一电压确定为预充电电压。
根据本发明又一示例性实施例，预充电部件包括一变压器，用于从相应一数据信号的多个数据位中的至少一数据位产生预充电电压。
本发明一实施例提供一发光显示器，其包括一显示区域、一扫描驱动器、以及一数据驱动器。显示区域包括多条数据线、多条第一扫描线、多条第二扫描线、以及多个像素区域。第一和第二扫描线与数据线垂直分布，和每个像素区域由相应一数据线和相应一第一扫描线定义，和有至少一发光元件。扫描驱动器有选择性地将多个选择信号传输到多条第一扫描线，并有选择性地将多个发射控制信号传输到多条第二扫描线。数据驱动器包括一转换器，用于顺序接收多个数据信号以及将多个数据信号顺序转换成多个数据电流、以及一输出级，用于从该转换器顺序接收数据电流以及将数据电流传输到多条数据线。在将相应一数据电流从转换器传输到输出级之前，将一预充电电压施加到一连接在转换器和输出级之间的导线上。
图1表示根据本发明一示例性实施例的一发光显示器示图；图2表示根据本发明一第一示例性实施例的一数据驱动器结构图；图3表示图2所示数据驱动器的一多路复用处理器结构图；图4表示一数模(D/A)转换器示例的结构图；图5表示根据本发明第一示例性实施例的数据驱动器中D/A转换器的一输出端以及一输出级的一输入端；图6、8和10分别表示根据本发明第二、第三和第四示例性实施例的数据驱动器中D/A转换器的输出端、预充电部件、以及输出级的输入端；图7、9和11分别表示图6、8和10中预充电部件的开关时序图；图12表示图10所示一电压D/A转换器示例；图13表示根据本发明一第五示例性实施例的一数据驱动器结构图。
具体实施例方式
在下面详细描述中，仅通过图解表示并描述了本发明的某些示例性实施例。正如本领域的技术人员认识到的，可以多种不同方式修改所描述实施例，而不会偏离本发明的实质或范围。因此，应将附图和描述当作本质上是说明性的，而不是限制性的。说明书中相同标记表示同一部件。
图1表示根据本发明一示例性实施例的一发光显示器示图。
如图1所示，该发光显示器包括一显示区域100，用户将其看作一屏幕、一扫描驱动器200、以及一数据驱动器300。
显示区域100包括多条数据线D1至Dm、多条选择扫描线S1至Sn、多条发射扫描线E1至En、以及多个子像素110。数据线D1至Dm沿列方向延伸，并将表示图象的数据电流传输到相应的子像素110。选择扫描线S1至Sn沿行方向延伸，并传输选择信号，用于选择与选择扫描线S1至Sn交叉的相应数据线D1至Dm，从而将数据电流施加到相应数据和扫描线D1至Dm和S1至Sn的子像素110上。发射扫描线E1至En沿行方向延伸，并传输发射控制信号，用于控制子像素110发光。
一像素区域由数据线D1至Dm中的一条和选择扫描线S1至Sn中的一条来定义，和在该像素区域上构成一子像素110。例如，连接到第i条选择扫描线和第j条数据线的子像素110，根据来自选择扫描线Si的选择信号，对来自数据线Dj的数据电流编程，并根据来自发射扫描线Ei的发射控制信号，表示相应于被编程数据电流的一灰度级。同样，假设由发射红(R)色光的子像素、发射绿(G)色光的子像素和发射蓝(B)色光的子像素构成一像素。
数据驱动器300从一定时控制器(未图示)顺序接收表示灰度级的数据信号，将所接收数据信号转换成数据电流，并将所转换数据电流施加到与选择信号所施加到的数据和扫描线D1至Dm和S1至Sn的子像素110相应的数据线D1至Dm用上。扫描驱动器200将选择信号顺序施加到选择扫描线S1至Sn上，和将发射控制信号顺序施加到发射扫描线E1至Em上。
在一实施例中，将扫描驱动器200和/或数据驱动器300构成成集成电路(IC)，和将该IC安装在其上构成显示区域100的一衬底上。另一做法是，在一实施例中，将该IC安装在软性连接构件上，如薄膜封装(TCP)、软性印刷电路(FPC)、以及依附于所连接衬底的软性连接构件。另一方面，可用衬底上构成的驱动电路取代扫描驱动器200和/或数据驱动器300，其由与扫描线、数据线和晶体管相同层制成，以用于驱动该像素。此外，可将扫描驱动器200和/或数据驱动器300安装在通过电路连接到其上构成显示区域100的衬底的印刷电路板上。
将参照图2和3更详细描述图1中数据驱动器300。
图2表示根据本发明一第一示例性实施例的数据驱动器300结构图，和图3表示图2所示数据驱动器300的一多路复用处理器330的结构图。出于示例的目的，图2和图3表示对应于100个像素的300条数据线D1至D300，即100条数据线对应于R子像素、100条数据线对应于G子像素、以及100条数据线对应于B子像素。即，示例性描述含300通路的数据驱动器300，而本发明不限制于此。同样，假定将对应于一行100个像素的数据信号顺序输入到数据驱动器300中，和将对应于该像素的3个子像素的R、G和B数据信号并行输入到数据驱动器300中。
如图2所示，数据驱动器300包括一移位寄存器310、一锁存器320、一多路复用处理器330、一数模(之后称D/A)转换部件340、一控制信号发生器350、以及一输出级360。在图2中，锁存器320、多路复用处理器330、D/A转换部件340、以及输出级360并行处理一像素所对应的R、G和B数据信号或R、G和B数据电流。
移位寄存器310将一采样信号顺序移位，以将多个采样信号SRH0至SRH99传输到锁存器320。锁存器320根据采样信号SRH0至SRH99顺序对R、G和B数据信号DR0至DR99、DG0至DG99以及DB0至DB99进行采样并保持，并包括一采样锁存器321和一保持锁存器322。
更详细而言，移位寄存器310根据启用信号IE产生采样信号SRH0，并与一时钟CLKH同步顺序移位采样信号SRH0，以顺序输出多个采样信号SRH0至SRH99。这样，产生与一行中100个像素对应的100个采样信号SRH0至SRH99。
采样锁存器321分别根据采样信号SRH0至SRH99，顺序对R、G和B数据信号DR0至DR99、DG0至DG99以及DB0至DB99进行采样。即，采样锁存器321根据采样信号SRHi(其中′i′是0到99之间的一整数)对第(i+1)个像素对应的R、G和B数据信号DRi、DGi和DBi进行采样。在一实施例中，若R、G和B数据信号DRi、DGi和DBi分别为10位数据，采样锁存器321为每个像素采样30位数据。保持锁存器322保持由采样锁存器321顺序采样的数据信号，直到对该行所对应的数据信号进行了采样，并根据一保持启用信号DH输出所采样的数据信号DR0至DR99、DG0至DG99以及DB0至DB99。
如图3所示，多路复用处理器330包括一移位寄存器331以及一多路复用器332。移位寄存器331通过接收一时钟CLKL和一启用信号DAS，顺序输出多路复用信号MSW0至MSW99和移位信号SRL0至SRL99。此时，施加到移位寄存器331的时钟CLKL的频率可低于施加到移位寄存器310的时钟CLKH的频率，和启用信号DAS与施加到保持锁存器322的启用信号DH有相同的时序。从定时控制器(未图示)与时钟CLKL同步输出多路复用信号MSW0至MSW99和移位信号SRL0至SRL99。此外，将多路复用信号MSW0至MSW99传输给多路复用处理器330中的多路复用器332，并将移位信号SRL0至SRL99传输给控制信号发生器350。
多路复用处理器330中的多路复用器332，根据每个多路复用信号MSW0至MSW99，对自保持锁存器322输出的每个R、G和B数据信号DR0至DR99、DG0至DG99以及DB0至DB99作多路复用，并顺序将R、G和B数据信号DR0至DR99、DG0至DG99以及DB0至DB99传输到D/A转换部件340。即，多路复用器332根据多路复用信号MSWi将R、G和B数据信号DRi、DGi和DBi传输到D/A转换部件340。
D/A转换部件340顺序将R、G和B数据信号DR0至DR99、DG0至DG99以及DB0至DB99转换成数据电流R0至R99、G0至G99和B0至B99，并顺序将所转换数据电流R0至R99、G0至G99和B0至B99输出到输出级360。这里，D/A转换部件340包括R、G和B D/A转换器341、342和343，和R、G和BD/A转换器341、342和343分别将R、G和B数据信号转换成R、G和B数据电流。
控制信号发生器350从多路复用处理器330顺序接收移位信号SRL0至SRL99，并产生采样信号CHS0至CHS99以将它们顺序输出到输出级360。由移位信号SRLi产生采样信号CHSi，以与将D/A转换部件340根据多路复用信号MSWi所转换的R、G和B数据电流Ri、Gi和Bi传输到输出级360的时刻同步。
输出级360根据每个采样信号CHS0至CHS99顺序对R、G和B数据电流R0至R99、G0至G99和B0至B99进行采样。即，输出级360根据采样信号CSHi对从D/A转换部件340输入的R、G和B数据电流Ri、Gi和Bi进行采样。输出级360对一行像素所对应的R、G和B数据电流R0至R99、G0至G99和B0至B99进行采样，并将所采样R、G和B数据电流R0至R99、G0至G99和B0至B99同时输出到相应的数据线D1至D300上。
以上已描述一过程，其中将一行像素所对应的R、G和B数据信号输入到数据驱动器300以转换成数据电流，并将数据电流输出到显示区域100的数据线上。数据驱动器300对所有行像素所对应的R、G和B数据信号重复执行该过程，从而将一帧所对应的数据信号转换成数据电流，并将所转换数据电流输出到显示区域100的数据线上。此外，根据第一示例性实施例，D/A转换器不是根据数据线D1至Dm构成的，而是根据R、G和B数据的颜色构成的。因此，可减少D/A转换器的数量。
下面，将参照图4描述数据驱动器300中使用的D/A转换部件340示例。图4表示D/A转换器341的示例结构图。图4中，示出D/A转换部件340中的R D/A转换器341，和未示出和/或更详细描述与R D/A转换器341结构大致相同的G和B D/A转换器342和343。
参照图4，D/A转换器341包括一晶体管TB，其连接到一电流源IB、10个镜象晶体管T0至T9、开关SW0至SW9、以及一输出端341a(图5所示)。晶体管T0至T9作为电流镜象分别连接到晶体管TB，和镜象晶体管T0至T9的尺寸分别为晶体管TB尺寸的20至29倍。这里，晶体管尺寸为晶体管沟道宽度W与沟道长度L之比W/L。更详细而言，晶体管TB作为二极管连接，和源极连接到一电源电压VDD1，漏极连接到电流源IB。晶体管Tj源极连接到电源电压VDD1，栅极连接到晶体管TB栅极(这里′j′为0到9的整数)。将一开关SWj连接在D/A转换器341的晶体管Tj的漏极与输出端341a(图5)之间。
之后，将电流20lB至29lB，其分别为流过晶体管TB漏极的电流IB的20至29倍，分别通过镜象晶体管T0至T9漏极输出。根据从多路复用处理器330的多路复用器332中顺序传输的10位R数据信号DRi中的一位数据，将每个开关SW0至SW9接通。例如，当R数据信号DRi为″0101000101″时，将位数据′1′对应的开关SW0、SW2、SW6和SW8接通，从而传输到D/A转换器341输出端341a(图5)数据电流lin为(20+22+26+28)lB。
如上所述，D/A转换器分别将R、G和B数据信号转换成R、G和B数据电流，并分别将R、G和B数据电流通过导线370传输到输出级360(图5所示)。
图5表示根据本发明第一示例性实施例的数据驱动器300中D/A转换器341的输出端341a以及输出级360的一输入端361。图5中，只示出RD/A转换器341的输出端341a以及连接到RD/A转换器341的输出级360的输入端361，和G和BD/A转换器342和343的输出端结构大致与RD/A转换器341的341a相同。此外，输出级360具有连接到G和BD/A转换器342和343的输入端，和具有与连接到RD/A转换器341的361大致相同的结构。
如图5所示，D/A转换器341的输出端341a包括一电流镜象M1和M2，和输出级360的输入端361也包括一电流镜象M3和M4。图5中，将构成D/A转换器341电流镜象的晶体管M1和M2作为NMOS晶体管描述，和将构成输出级360电流镜象的晶体管M3和M4作为PMOS晶体管描述。
在输出端341a中，将来自D/A转换器341的数据电流lin传输到作为二极管连接的晶体管M1的漏极，和晶体管M1的源极连接到一地电压。晶体管M2的源极连接到地电压，栅极连接到晶体管M1的栅极，和晶体管M2的漏极通过导线370连接到输出级360的输入端361。
在输入端361中，作为二极管连接的晶体管M3的漏极通过导线370连接到D/A转换器341的输出端341a，和晶体管M3源极连接到一电源电压VDD2。晶体管M4源极连接到电源电压VDD2，和栅极连接到晶体管M3的栅极。流入晶体管M4的漏极的电流为输出级360的输入电流。
2个晶体管M1和M2具有相同尺寸，和2个晶体管M3和M4具有相同尺寸。因此，与流入晶体管M1的漏极的数据电流lin同样大小的一电流通过导线370从晶体管M3的漏极流入晶体管M2的漏极。因此，与D/A转换器341的数据电流lin同样大小的一电流流入输出级360的晶体管M4的漏极。
以同样的方式，当从D/A转换部件340顺序输出一行像素所对应的R、G和B数据电流时，输出级顺序对这些R、G和B数据电流进行采样。这里，将一行像素所对应的R、G和B数据电流传输到输出级360所需时间大致与水平周期相等。即，将一像素所对应的R、G和B数据电流传输到输出级360周期(下文称为“数据传输周期”)为水平周期的1/100。可是，当数据电流幅度小和导线370上寄生成分大时，在数据传输周期中不会将数据电流正确地传输到输出级360，从而输出级360无法对所需电流进行采样。
图6表示根据本发明第二示例性实施例的数据驱动器300中D/A转换器341的输出端341a以及输出级360的输入端361。
如图6所示，对比第一示例性实施例，根据第二示例性实施例的数据驱动器还包括预充电部件380a，其分别连接在R、G和BD/A转换器341、342和343的输出端与输出级360的输入端(如输入端361)之间。图6只表示连接到RD/A转换器341的输出端341a和输出级360的输入端361的预充电部件380a，和将其结构与预充电部件380a大致相同的预充电部件分别连接到G和BD/A转换器342和343。
预充电部件380a包括晶体管M5和M6、开关SW11和SW12、以及一单位增益放大器381。图6中，将晶体管M5作为NMOS晶体管描述，和将晶体管M6作为PMOS晶体管描述。
晶体管M5的栅极连接到晶体管M1的栅极，和源极连接到地电压，并与晶体管M1构成一电流镜象。晶体管M6作为二极管连接，和漏极连接到晶体管M5的漏极，源极连接到电源电压VDD2。晶体管M5和M6具有分别与晶体管M2和M3相同的尺寸和特性。将晶体管M5和M6的漏极连接到单位增益放大器381的一输入端，和将开关SW11连接在单位增益放大器381的一输出端与导线370的一第一端之间。将开关SW12连接在输出级360的输入端361与导线370的一第二端之间。这里，将单位增益放大器381的输出电压作为一预充电电压施加到导线370上。
接着，也将参照图7描述预充电部件380a的操作。图7表示图6预充电部件380a的一开关时序图。图7中，显示一像素所对应的数据传输周期，和高电平和低电平分别表示每个开关SW11和SW12的接通状态和断开状态。
参照图7，数据传输周期包括一预充电周期Tp和一镜象周期Tm。
在预充电周期Tp中，开关SW11接通，和开关SW12断开。之后，与传输到晶体管M1的漏极的数据电流lin相同大小的一电流流入晶体管M5的漏极，和由晶体管M5的漏极电流确定晶体管M5的漏极电压。即，通过晶体管M5和M6的开启电阻(on-resistance)将电源电压VDD2分压，以成为晶体管M5的漏极电压。之后，单位增益放大器381将与晶体管M5的漏极电压大致相同大小的预充电电压施加到导线370的第一端和晶体管M2的漏极。相应地，由于开关SW12断开，导线370上的电压和晶体管M2的漏极电压大致等于该晶体管的漏极电压。
在镜象周期Tm中，开关SW11断开，和开关SW12接通。由于在预充电周期Tp已将导线370上的电压设置成大致等于晶体管M2的漏极电压，所以当开关SW12接通时，晶体管M3的漏极电压大致等于晶体管M2的漏极电压。在该实施例中，由于晶体管M2和M3的尺寸和特性分别与晶体管M5和M6的尺寸和特性相同，晶体管M2和M3的漏极电压等于晶体管M5和M6的漏极电压。相应地，在镜象周期Tm开始时，流入晶体管M2和M3的漏极的电流大致等于流入晶体管M5和M6的漏极的数据电流lin。即，在镜象周期Tm开始时，可将数据电流lin从晶体管M1的漏极传输达到晶体管M3的漏极。
如上所述，根据第二示例性实施例，即使数据传输周期短，也可将数据电流lin从D/A转换器341的输出端341a传输到输出级360的输入端361。
图8表示根据本发明第三示例性实施例的数据驱动器中D/A转换器341的输出端341a、一预充电部件380b、以及输出级360的输入端361，和图9表示图8预充电部件380b的一开关时序图。图9中，高电平和低电平分别表示每个开关SW13、SW14和SW15的接通状态和断开状态。
如图8所示，除预充电部件380b之外，根据第三示例性实施例的数据驱动器与第二示例性实施例有大致相同的结构。
详细而言，预充电部件380b包括电阻R11和R12、以及开关SW13、SW14和SW15。将电阻R11和R12串联在电源电压VDD2和地电压之间，和电阻R11和R12有大致相同的电阻值。将开关SW13连接在晶体管M1的栅极与晶体管M2的栅极之间，和将开关SW14连接在导线370的第二端与晶体管M3的漏极之间。将开关SW15连接在电阻R11和R12的交点与导线370的第一端之间。
参照图9，在一预充电周期Tp′中，开关SW13和SW14断开，和开关SW15接通。之后，通过电阻R11和R12将电源电压VDD2和地电压分压，从而将电源电压VDD2的一半所对应的一电压VDD2/2作为预充电电压施加到导线370的第一端。
接着，在一镜象周期Tm′中，开关SW15断开，和开关SW13和SW14接通。之后，由处于电源电压VDD2与地电压之间的数据电流lin确定晶体管M2和M3的漏极电压。其间，由于在预充电周期Tp′中已将连接到导线370的晶体管M2和M3的漏极预充电到电压VDD2/2，可使晶体管M2和M3的漏极电压迅速改变成与数据电流lin相应的电压。因此，在本发明一实施例中，缩短了将数据电流lin传输到晶体管M3的漏极的周期。
尽管在第三示例性实施例中已描述通过相同电阻值的电阻R11和R12将导线370预充电到电压VDD2/2，电阻R11和R12可有不同电阻值，从而将导线370预充电到另一电压。
图10表示根据本发明第四示例性实施例的数据驱动器中D/A转换器341的输出端341a、一预充电部件380c、以及输出级360的输入端361，和图11表示图10预充电部件380c的一开关时序图。图11中，高电平和低电平分别表示每个开关SW16和SW17的接通状态和断开状态。
如图10所示，除预充电部件380c之外，根据第四示例性实施例的数据驱动器与第二示例性实施例有大致相同的结构。
详细而言，预充电部件380c包括一电压D/A转换器382以及开关SW16和SW17。电压D/A转换器382接收传输给D/A转换器341的R数据信号DRi，并将所接收R数据信号DRi转换成一电压。将开关SW16连接在电压D/A转换器382的一输出端与导线370的第一端之间，和将开关SW17连接到导线370的第二端与输出级360的输入端361。可计算当数据电流lin流入输入端361时导线370的电压。即，当数据电流流入晶体管M2和M3的漏极时晶体管M3的漏极电压对应于导线370的电压。相应地，预充电部件380c接收传输给D/A转换器341的数据信号DRi，并将数据信号DRi转换成一电压，其相当于当数据信号DRi所对应的数据电流流入输出级360的输入端361时的电压。此外，预充电部件380c将所转换电压作为预充电电压施加到导线370的第一端。
参照图11，在预充电周期Tp″中，开关SW16接通，和开关SW17断开。之后，D/A转换器382根据传输给D/A转换器382的数据信号DRi产生预充电电压，并通过开关SW16将预充电电压施加到导线370上。即，将导线370充电到预充电电压。
接着，在镜象周期Tm″中，开关SW16断开，和开关SW17接通。由于已将导线370充电到数据信号DRi所对应的预充电电压，在镜象周期Tm″开始时可将流入晶体管M1的漏极的电流传输到晶体管M3的漏极。
如上所述，在第四示例性实施例中，将当数据信号DRi所对应的数据电流lin流入晶体管M2和M3的漏极时的晶体管M3的漏极电压用作预充电电压。
通常，电压D/A转换器382使用多个串联的电阻以及分别连接到多个电阻的多个开关，以将数据信号转换成预充电电压。当数据信号DRi为10位数据时，电压D/A转换器382需要大量电阻和开关来处理210个数据信号，从而电压D/A转换器382的尺寸增加。为降低电压D/A转换器382的尺寸，可由10位数据的高位来确定预充电电压。
图12表示图10所示电压D/A转换器382的示例。图12中，表示电压D/A转换器382使用10位数据信号的3个高位D0、D1和D2来确定预充电电压。
如图12所示，电压D/A转换器382包括多个电阻R1至R7、以及多个开关S10至S17、S20至S23、S30和S31。将电阻R1至R7串联在一电源电压VDD3与地电压之间。将8个开关S10至S17分别连接到地电压与电阻R1的交点、电阻R1至R7中相邻的2个电阻相交的6个点、以及电源电压VDD3与电阻R7的交点。将开关S20连接到开关S10和S11的交点，和将开关S21连接到开关S12和S13的交点。将开关S22连接到开关S14和S15的交点，和将开关S23连接到开关S16和S17的交点。此外，将开关S30连接到开关S20和S21的交点，和将开关S31连接到开关S22和S23的交点。开关S30和S31的交点处的输出电压为预充电电压Vpre。
这里，当最高有效位(MSB)D0为′1′时开关S30接通，和当MSB D0为′0′时开关S31接通。当第二高位D1为‘1’时开关S20和S22接通，和当第二高位D1为‘0’时开关S21和S23接通。当第三高位D2为‘1’时，开关S10、S12、S14和S16接通，和当第三高位D2为‘0’时，开关S11、S13、S15和S17接通。之后，由3个高位D0、D1和D2来确定多个开关S10至S17、S20至S23、S30和S31中将会接通的开关，从而确定预充电电压Vpre。例如，当3个高位D0、D1和D2为′110′时，开关S30、S20和S11接通，从而通过电阻R2至R7以及电阻R1将电源电压VDD3分压并作为预充电电压Vpre输出。
如上所述，尽管在第一至第四示例性实施例中，将R、G和BD/A转换器构成在D/A转换部件340上，也可使用一D/A转换器将R、G和B灰度级数据转换成电流。在该情况下，多路复用处理器330顺序将一像素所对应的R、G和B数据信号传输给该D/A转换部件340。
此外，尽管在第一至第四示例性实施例中，数据驱动器300上构成一D/A转换部件340，数据驱动器中可构成多个D/A转换部件。即，可将多条数据线D1至Dm分成多组，并可构成与多个组分别对应的多个D/A转换部件。
图13表示根据本发明一第五示例性实施例的一数据驱动器结构图。图13中，表示数据驱动器上构成2个D/A转换部件时的情况。
如图13所示，根据第五示例性实施例的数据驱动器300′结构大致与第一示例性实施例相同。可是，与图2所示数据驱动器300相比，数据驱动器300′包括2个D/A转换部件340a和340b、2个多路复用处理器330a和330b、以及2个输出级360a和360b。
详细而言，多路复用处理器330a的一移位寄存器(未示出)顺序输出50个多路复用信号MSW0至MSW49，并将信号SRL0至SRL49移位。多路复用处理器330a中的一多路复用器(未示出)，根据每个多路复用信号MSW0至MSW99，对自保持锁存器322输出的第1至50个R、G和B数据信号DR0至DR49、DG0至DG49以及DB0至DB49中的每个作多路复用，并顺序将R、G和B数据信号DR0至DR49、DG0至DG49以及DB0至DB49传输到D/A转换部件340a。以同样的方式，多路复用处理器330b的一移位寄存器(未示出)顺序输出50个多路复用信号MSW50至MSW99，并将信号SRL50至SRL99移位。多路复用处理器330b中的一多路复用器(未示出)，根据每个多路复用信号MSW50至MSW99，对自保持锁存器322输出的第51至100个R、G和B数据信号DR50至DR99、DG50至DG99以及DB50至DB99中的每个作多路复用，并顺序将R、G和B数据信号DR50至DR99、DG50至DG99以及DB50至DB99传输到D/A转换部件340b。
D/A转换部件340a顺序将R、G和B数据信号DR0至DR49、DG0至DG49以及DB0至DB49转换成数据电流R0至R49、G0至G49和B0至B49，并顺序将所转换数据电流R0至R49、G0至G49和B0至B49输出到输出级360a。以同样的方式，D/A转换部件340b顺序将R、G和B数据信号DR50至DR99、DG50至DG99以及DB50至DB99转换成数据电流R50至R99、G50至G99和B50至B99，并顺序将所转换数据电流R50至R99、G50至G99和B50至B99输出到输出级360b。
控制信号发生器350从多路复用处理器330a和330b顺序接收移位信号SRL0至SRL49和SRL50至SRL99，并产生采样信号CHS0至CHS49以将它们顺序输出到输出级360a，以及产生采样信号CHS50至CHS99以将它们顺序输出到输出级360b。输出级360a根据每个采样信号CHS0至CHS49顺序对R、G和B数据电流R0至R49、G0至G49和B0至B49进行采样，和输出级360b根据每个采样信号CHS50至CHS99顺序对R、G和B数据电流R50至R99、G50至G99和B50至B99进行采样。
根据第五示例性实施例，由于并行处理2个像素所对应的数据信号，可增加数据传输周期。因此，可将数据电流正确地从D/A转换部件(如D/A转换部件340a和340b)传输到输出级(如输出级360a和360b)。此外，可将第二至第四示例性实施例中描述的预充电部件380a、380b或380c应用到第五示例性实施例中。
在第一至第五示例性实施例中，尽管描述了用于输出300条数据线D1至D300所对应的数据电流的数据驱动器，该数据驱动器不必受该数量数据线的限制。此外，可将数据驱动器制成一集成电路(IC)，和可在发光显示器上构成多个IC。此外，尽管将一像素描述成由R、G和B子像素构成，一像素也可由至少2个子像素构成，或一像素可由1个子像素构成。
根据本发明示例性实施例，可将数据信号转换成数据电流，以传输到多条数据线上，和多条数据线可共享一D/A转换部件，从而最小化D/A转换部件的尺寸。此外，可将从D/A转换部件输出的数据电流正确传输到输出级。
尽管已结合某些示例性实施例描述了本发明，此领域的技术人员应理解本发明不受所公开实施例的限制，相反，目的是要囊括权利要求及其等效果的精神和范围中所包括的不同修改。
权利要求
1.一数据驱动器，用于顺序接收多个表示灰度级的数据信号，并将多个数据电流施加到一发光显示器的一显示区域上构成的多条数据线上，该数据驱动器包括至少一转换器，用于将数据信号转换成数据电流；至少一输出级，用于顺序接收从所述至少一转换器传输的数据电流，并将所接收数据电流传输到所述数据线上；至少一条导线，其连接在所述至少一转换器与所述至少一输出级之间；以及一预充电部件，用于在将对应的一数据电流传输给所述输出级之前，将一预充电电压施加到所述导线上。
2.根据权利要求1的数据驱动器，其中所述转换器包括一第一晶体管，其具有对应的一数据电流流入的漏极，且其中所述预充电部件包括一第二晶体管，其作为一电流镜象连接到所述第一晶体管，并将对应于所述第二晶体管漏极电压的、由对应的一数据电流所确定的一电压作为所述预充电电压输出。
3.根据权利要求2的数据驱动器，其中所述预充电部件还包括一单位增益放大器，其连接在所述第二晶体管的漏极与所述导线的第一端之间。
4.根据权利要求3的数据驱动器，其中所述预充电部件还包括一第一开关，其连接在所述单位增益放大器的一输出端与所述导线的第一端之间；以及一第二开关，其连接在所述导线的第二端与所述输出级之间，以及其中所述第一开关接通，且所述第二开关断开，以便将所述预充电电压施加到所述导线上，以及其中所述第一开关断开，且所述第二开关接通，以便将对应的一数据电流传输到所述输出级。
5.根据权利要求4的数据驱动器，其中所述转换器还包括一第三晶体管，其作为一电流镜象连接到所述第一晶体管，且具有连接到所述导线的第一端的漏极。
6.根据权利要求5的数据驱动器，其中所述预充电部件还包括一第四晶体管，其连接在一第一电源与所述第二晶体管的漏极之间，以及其中所述输出级还包括一第五晶体管，其连接在所述第一电源与所述导线的第二端之间。
7.根据权利要求1的数据驱动器，其中预先确定所述预充电电压，且与所述数据电流无关。
8.根据权利要求1的数据驱动器，其中所述转换器包括一第一晶体管，其具有连接到所述导线的第一端的漏极，和连接到用于提供一第一电压的一第一电源的源极，其中所述输出级包括一第二晶体管，其具有连接到所述导线第二端的漏极，和连接到用于提供一第二电压的一第二电源的源极，以及其中所述预充电部件将所述第二电压和所述第一电压之间的一第三电压作为所述预充电电压输出。
9.根据权利要求8的数据驱动器，其中所述第三电压为所述第一电压和所述第二电压的平均电压。
10.根据权利要求8的数据驱动器，其中所述预充电部件包括一第一电阻和一第二电阻，其串联在所述第一电源与所述第二电源之间，其中将所述第一电阻和所述第二电阻相交的一第一点连接到所述导线的第一端。
11.根据权利要求10的数据驱动器，其中所述第一电阻的电阻值与所述第二电阻的电阻值相等。
12.根据权利要求10的数据驱动器，其中所述转换器还包括一第三晶体管，其作为一电流镜象连接到所述第一晶体管，并具有对应的一数据电流流入的漏极，其中所述预充电部件还包括一第一开关，其连接在所述第三晶体管的栅极与所述第一晶体管的栅极之间、一第二开关，其连接在所述导线的第二端与所述第二晶体管的漏极之间、以及一第三开关，其连接在所述导线的第一端与所述第一点之间，以及其中所述第三开关接通，且所述第一和第二开关断开，以便将所述预充电电压施加到所述导线上，以及所述第三开关断开，且所述第一和第二开关接通，以便将对应的一数据电流传输到所述输出级。
13.根据权利要求1的数据驱动器，其中所述预充电部件将与对应的一数据信号相应的一电压确定为所述预充电电压。
14.根据权利要求13的数据驱动器，其中所述预充电部件包括一电压转换器，用于从对应的一数据信号的多个数据位中的至少一数据位产生所述预充电电压。
15.根据权利要求14的数据驱动器，其中所述电压转换器包括多个电阻，其串联在提供一第一电压的一第一电源与提供一第二电压的一第二电源之间，以及其中所述电压转换器选择一选择点，用于从所述第一电源与多个电阻中的一个相交的一第一点、所述第二电源与多个电阻中的另一个相交的一第二点、以及与多个电阻中的相邻2个相交的多个第三点中输出所述预充电电压。
16.根据权利要求14的数据驱动器，其中所述至少一数据位包括对应的一数据信号的一最高有效位。
17.根据权利要求14的数据驱动器，其中所述转换器包括一第一晶体管，用于接收数据电流，以及一第二晶体管，其作为一电流镜象连接到所述第一晶体管，且具有连接到所述导线的第一端的漏极，其中所述输出级包括一第三晶体管，其具有连接到所述导线的第二端漏极。
18.根据权利要求17的数据驱动器，其中所述预充电部件还包括一第一开关，其连接在所述电压转换器的一输出端与所述导线的第一端之间；以及一第二开关，其连接在所述导线的第二端与所述第三晶体管的漏极之间，其中所述第一开关接通，且所述第二开关断开，以便将所述预充电电压施加到所述导线上，以及其中所述第一开关断开，且所述第二开关接通，以便将对应的该转换器的一数据电流传输到所述输出级。
19.根据权利要求1的数据驱动器，还包括一锁存器，用于顺序对多个数据信号进行采样并保持；以及一多路复用处理器，用于将从所述锁存器提供的多个数据信号作多路复用，并顺序将多个数据信号传输给所述转换器，其中所述转换器顺序将多个数据信号转换成多个数据电流，并顺序将多个数据电流传输给所述输出级，以及其中所述输出级顺序对多个数据电流进行采样，并将多个数据电流传输到多条数据线上。
20.根据权利要求19的数据驱动器，其中多个数据信号包括表示一第一颜色的多个第一数据信号、表示一第二颜色的多个第二数据信号、以及表示一第三颜色的多个第三数据信号，以及其中所述转换器包括一第一转换器，用于转换所述第一数据信号、一第二转换器，用于转换所述第二数据信号、以及一第三转换器，用于转换所述第三数据信号。
21.根据权利要求19的数据驱动器，其中将多条数据线分成多个组，且所述转换器包括与多个组相对应的多个转换器。
22.根据权利要求1的数据驱动器，其中所述发光显示器使用一有机发光单元作为一发光元件。
23.一发光显示器，包括一显示区域，包括多条数据线、多条第一扫描线、多条第二扫描线、以及多个像素区域，所述第一和第二扫描线在所述数据线的垂直方向上延伸，每个像素区域由所述数据线和对应的一所述第一扫描线来定义，并具有至少一发光元件；一扫描驱动器，用于有选择性地将多个选择信号传输到多条第一扫描线上，并有选择性地将多个发射控制信号传输到多条第二扫描线上；以及一数据驱动器，包括一转换器，用于顺序接收多个数据信号以及将多个数据信号顺序转换成多个数据电流、以及一输出级，用于从所述转换器顺序接收数据电流以及将数据电流传输到多条数据线上，其中在将相应一数据电流从所述转换器传输到所述输出级之前，将一预充电电压施加到一连接在所述转换器和所述输出级之间的导线上。
24.根据权利要求23的发光显示器，其中所述转换器包括一第一晶体管，其连接到所述导线的第一端，并输出与对应的一数据电流相应的一电流，其中所述输出级包括一第二晶体管，其连接到所述导线的第二端，并用于接收流入所述第一晶体管的一电流，其中所述数据驱动器还包括一预充电部件，其包括串接的一第三晶体管和一第四晶体管，以及其中所述预充电部件将与对应的一数据电流相应的电流传输给所述第三晶体管，且所述预充电电压为所述第三晶体管和所述第四晶体管相交的第一点的一电压。
25.根据权利要求24的发光显示器，其中所述转换器还包括一第五晶体管，其作为一电流镜象连接到所述第二和第三晶体管，并用于传输数据电流。
26.根据权利要求24的发光显示器，其中所述预充电部件还包括一单位增益放大器，其连接在所述第一点与所述导线的第一端之间，且用于将所述第一点处的电压施加到所述导线上。
27.根据权利要求23中的发光显示器，其中所述预充电电压由对应的一数据电流来确定。
28.根据权利要求23的发光显示器，其中所述预充电电压是处于从所述转换器的一第一电源提供的一第一电压与从所述输出级的一第二电源提供的一第二电压之间的一电压。
29.根据权利要求28的发光显示器，其中所述转换器包括一第一晶体管，其连接在所述导线的第一端与所述第一电源之间，并用于输出与对应的一数据电流相应的一电流，其中所述输出级包括一第二晶体管，其连接在所述导线的第二端与所述第二电源之间，并用于接收流入所述第一晶体管的一电流，其中所述数据驱动器还包括一预充电部件，其连接在所述第一电源与所述第二电源之间，并包括串接的一第一电阻和一第二电阻，和将所述第一电阻和所述第二电阻相交的一第一点连接到所述导线的第一端，以及其中所述预充电电压为所述第一点处的一电压。
30.根据权利要求29的发光显示器，其中所述第一电阻的电阻值与所述第二电阻的电阻值相等。
31.根据权利要求29的发光显示器，其中所述转换器还包括一第三晶体管，其作为一电流镜象连接到所述第一晶体管，并用于传输对应的一数据电流。
32.根据权利要求23的发光显示器，其中所述预充电电压为与对应的一数据信号的至少一数据位相应的一电压。
33.根据权利要求32的发光显示器，其中所述转换器包括一第一晶体管，其连接到所述导线的第一端，并用于输出与数据电流相应的一电流，其中所述输出级包括一第二晶体管，其连接到所述导线的第二端，并用于接收流入所述第一晶体管的一电流，其中所述数据驱动器还包括一预充电部件，其具有串接在一第一电源与一第二电源之间的多个电阻，以及其中根据对应的一数据信号的至少一数据位，所述预充电电压对所述第一电源的电压和所述第二电源的电压进行分压，和分压所得电压为所述预充电电压。
34.根据权利要求33的发光显示器，其中所述转换器还包括一第三晶体管，其作为一电流镜象连接到所述第一晶体管，并用于传输对应的一数据电流。
35.根据权利要求23的发光显示器，其中所述发光元件为一有机发光二极管。
全文摘要
一有机发光二极管显示器，其根据一电流编程方法来驱动。一数据驱动器中的一数模转换器顺序将表示灰度级的数据信号转换成数据电流，并顺序将数据电流传输到一输出级。输出级顺序对数据电流进行采样，并同时将数据电流传输到数据线上。在将对应的一数据电流传输到输出级之前，将一预充电电压施加到数模转换器和输出级之间的一导线上。这样，可正确地将数据电流传输给输出级。
文档编号H05B33/02GK1758312SQ200510108710
公开日2006年4月12日 申请日期2005年9月28日 优先权日2004年10月8日
发明者权五敬 申请人:三星Sdi株式会社