专利名称：包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
技术领域：
本发明的实施例总体上涉及微电子制造领域。更具体而言，本发明的 实施例涉及包括嵌入其中的有源或无源部件的微电子基板。
背景技术：
对提高消费电子器件的灵活性的需求迫使制造商将电子技术(例如半 导体器件)縮小到更小尺度。同时，对提高功能、速度、消除噪声等的要 求迫使制造商们增加消费电子器件使用的无源部件(例如电容器和电阻器)
的数量。常规上，通过将无源部件安装到封装和/或印刷电路板(PCB)基 板表面上来实现它们的集成。不过，将无源部件的位置限制到基板表面可 能会限制无源部件的工作能力(由于它们与半导体器件的固有距离)和基 板的可扩縮性。
制造商试图解决该问题的一种方式是将无源部件嵌入基板中，即被称 为嵌入式无源技术的技术。这解放了表面的有用面积(real estate)并有 助于基板微型化。因为嵌入式部件提供了 IC信号传播的更加直接的路径， 所以还改善了速度和信号完整性。
对于嵌入式无源技术而言， 一个特别的感兴趣的领域是将薄膜电容器 (TFC)结合到有机封装(例如双马来酰亚胺三嗪树脂等)基板中。被考虑 用作电容器电介质的各种材料中包括高k陶瓷材料。然而，高k陶瓷材料 可能需要在高温下处理(例如在600-800摄氏度的炉内退火)，以便实现其 高介电常数性质。在这些温度下，有机封装基板可能会熔化。
用于解决该问题的一种技术涉及到在有机基板上安装已经被退火的预 制TFC叠置体。图1中所示的为这种TFC叠置体2的范例图示，其包括叠 置在导电膜6和4之间的高k陶瓷材料8。在图2中，己经对TFC叠置体2 的导电膜6部分进行构图，以界定下电极结构10。在图3中，然后将部分构图的TFC2安装到包括聚合物内置(build-up)层ll、 14和铜内置层12 的基板18上。铜内置层12通过通孔部分13与下方导电结构(未示出)相 连。接下来，如图4所示，将导电膜4减薄并对其进行构图，以形成上电 极部分21。然后，如图5所示，穿过高k陶瓷材料、聚合物内置层ll、(在 一些情况下穿过)下电极结构10的部分形成通孔开口 22，以暴露铜内置层 12下方部分。如图5进一步所示，在通孔开口中和TFC的表面上沉积导电 材料，然后在该处将其减薄并对其进行构图，以形成上电极26、用于下电 极的偏置互连28、 1/0互连30、内置互连结构等。
然而使用这种集成方案并非没有问题。更具体而言，用于对下电极110、 上电极部分21禾Q/或通孔开口 22的任一种工艺都可能损伤高k陶瓷电介质 8，并由此影响到TFC的功能。薄膜箔的构图、预构图TFC的叠置在制造包 括TFC的封装期间带来了额外的高风险阶段。
图1-5是示出了利用常规方法在有机基板中形成嵌入式无源部件的截 面图6-8示出了根据第一实施例的用于在基板中嵌入未构图的TFC的阶
段；
图9-10示出了根据第一实施例的用于对基板中嵌入的未构图的TFC进 行构图的阶段；
图11示出了根据第一实施例的包括基板中嵌入的TFC的封装；
图12-14示出了根据第二实施例的用于对基板中嵌入的未构图的TFC
进行构图的阶段；
图15示出了根据第二实施例的包括基板中嵌入的TFC的封装；
图16是包括类似于图11或15所示封装的封装的系统的示意图。 为了说明的简单和清楚，附图中的元件未必一定按照比例绘制。例如， 为了清楚起见，可能将图中一些元件的尺寸相对于其他元件放大。在认为 适当的时候，在各图中重复使用附图标记以表示对应或类似的元件。
具体实施方式
在以下详细描述中，公开了一种微电子器件、制造该器件的方法以及 结合了该器件的系统。参考附图，在附图中以例示方式示出了可以实践本 发明的具体实施例。要理解的是，可以存在其他实施例，且可以做出其他 结构变化而不脱离本发明的范围和精神。
如本文所使用的术语"上"、"到……上"、"之上"、"之下"和"相邻" 表示一个元件相对于其他元件的位置。这样一来，设置于第二元件上、之 上或之下或设置到其上的第一元件可以直接与第二元件接触或其可以包括 一个或多个中间元件。此外，设置在第二元件旁边或与其相邻的第一元件 可以直接与第二元件接触或其可以包括一个或多个中间元件。此外，在本 说明书和/或附图中，可以以二者择一的方式指称附图和/或元件。在这种
情况下，例如在说明书提到图X/Y示出元件A/B时，表示图X示出了元件A， 而图Y示出了元件B。此外，在图X示出了附图标记A/B且说明书提到图X 中的元件A/B时，表示在图X中用附图标记A/B标记的元件对应于另一图 中用附图标记A标记的元件或再一图中用附图标记B标记的元件。
下文中将参考图l-16讨论该实施例和其他实施例的方案。然而，不应 将附图理解为限制性的，因为附图是出于解释和理解的目的。
首先参考图11，其中示出了根据第一实施例的微电子器件100。如图 11所示，该器件包括嵌入在基板118中的无源结构，例如TFC 102。该无 源结构可以包括电介质层，例如TFC 102的电容器电介质层108。可以使用 任何数量的材料来形成电介质层。例如，当电介质层是电容器电介质层108 时，其可以包括高介电常数(高k)材料，例如钛酸钡(BaTi03)、钛酸锶 (SrTi(U、钛酸钡锶(BaSrTiOs)等。出于本说明书的目的且如本领域普 通技术人员所用的， 一般分别将钛酸钡和钛酸钡锶称为BT和BST。电介质 层位于底部导电层上，在图示的实施例中，底部导电层的形式为TFC 102 的底部电极层110。底部电极层110可以包括诸如铜、镍、铂等材料。在一 个实施例中，底部电极层110具有大约5微米到大约40微米的厚度。在一 个实施例中，底部电极层110由铜制成，具有大约10微米到大约20微米 之间的厚度。如图11所示，顶部电极层104形式的顶部导电层位于电容器 电介质层108上。顶部电极层104可以包括金属材料，例如铜、镍等。顶 部电极层104可以包括厚度在大约20到100ixm之间的金属箔层。在一个实施例中，顶部电极层104包括厚度大约为30ym的镍箔。图ll中所示的 TFC 102已经嵌入在基板118中。在一个实施例中，例如如图ll所示，基 板118可以包括封装基板，封装基板具有聚合物内置层lll、 114和下方导 电内置层112。在这种情况118下，如本领域的技术人员将意识到的，基板 118还可以包括下方层116和导电内置层，该下方层116包括内核和额外的 聚合物。下方导电内置层112包括互连层112'和通孔112〃。例如，可以利 用诸如Ajinomoto内置膜(ABF)的电介质材料形成聚合物内置层lll和114。 例如，可以利用铜形成下方导电内置层112。本领域普通技术人员知道封装 基板(例如基板118)的内置层的使用和形成。例如，基板118可以包括具 有内核的有机基板，该内核包括双马来酰亚胺三嗪树脂。不过，根据实施 例的基板不必局限于封装基板，而是可以包括任何可以等同地用于使无源 结构嵌入的其他类型的基板，例如PCB基板。
仍参考图11，该器件100还包括延伸穿过内置层111且与底部电极层 110电绝缘的导电通孔120。器件100还包括位于顶部电极层104上的聚合 物内置层111。由于通孔120上方的互连120'和底部电极层110的相邻部 分之间存在聚合物内置层111的部分，从而实现了图示实施例中的导电通 孔120的电绝缘。器件100还包括将导电通孔120电耦合或连接到上部电 极104的桥接互连124。由于存在经聚合物内置层111延伸并将导电通孔 120连接到桥接互连的导电通孔126，且存在经聚合物内置层111从桥接互 连124延伸到顶部电极层104的导电通孔128，从而实现了导电通孔120到 顶部电极104的连接。从图11的示范性器件能够看出该器件结构允许穿过 基板电连接到嵌入式无源结构的顶部导电层，而无需在嵌入之前预先对无 源结构的底部导电层构图。在图示的实施例中，由于存在桥接互连和额外 通孔，例如桥接互连124以及通孔126和128，从而实现了这种电连接，该 桥接互连设置于背对无源结构的电介质层的顶部电极一侧上(不一定与其 相邻)。在图11所示的实施例中，通过位于顶部导电层上的额外的聚合物 内置层实现这种电连接相对于底部导电层的绝缘。该器件100还可以包括 偏置导电通孔130，其耦合到底部电极层110，但以公知方式与顶部电极层 104绝缘。器件100还可以包括I/0互连(未示出)，其提供穿过TFC的电 连接而不耦合到顶部或底部电极层。为嵌入式无源结构提供偏置导电通孔和I/O互连是本领域公知的。
现在参考图15，示出了根据第二实施例的微电子器件200。类似于上 述图11，该器件包括嵌入于基板218中的无源结构，例如TFC 202。该无 源结构可以包括电介质层，例如TFC202的电容器电介质层208。电介质层 位于底部导电层上，在图示的实施例中，底部导电层的形式为TFC 202的 底部电极层210。如图15所示，顶部电极层204形式的顶部导电层位于电 容器电介质层208上。TFC202被图示为已嵌入基板218中。在一个实施例 中，例如如图15所示，基板218可以包括封装基板，该封装基板具有聚合 物内置层211、 214和下方导电内置层212。在这种情况下，如本领域技术 人员将意识到的，基板218还可以包括下方层216和导电内置层，该下方 层216包括内核和额外的聚合物。下方导电内置层212包括互连层212'和 通孔212〃。要指出的是，TFC 202和基板218的材料和规格可以对应于上 文已经针对图11的实施例的TFC 102和基板118列出的那些材料和规格。 类似于图11的器件100，器件200还可以包括偏置导电通孔230，其耦合 到底部电极层210，但以公知方式与顶部电极层204绝缘。器件200还可以 包括I/0互连(未示出)，其提供穿过TFC的电连接，而不耦合到顶部或底 部电极层。如上所述，为嵌入式无源结构提供偏置导电通孔和I/O互连是 本领域公知的。
仍参考图15，该器件200还包括延伸穿过内置层211且与底部电极层 210电绝缘的导电通孔220。器件200还包括绝缘套管222形式的绝缘材料， 其围绕导电通孔220的侧壁。由于通孔220和底部电极层210的相邻部分 之间存在绝缘套管222的部分，从而实现了图示实施例中的导电通孔220 电绝缘。器件200还包括将导电通孔220电耦合或连接到上部电极204的 桥接互连224。由于存在连接到导电通孔220、跨越套管222的上方绝缘环 部分226延伸并处于顶部电极层204上的桥接互连224,从而实现了导电通 孔220到顶部电极204的连接。类似于图11的实施例，从图15的示范性 器件能够看出该器件结构允许穿过基板电连接到嵌入式无源结构的顶部导 电层，而无需在嵌入之前预先对无源结构的底部导电层进行构图。在图示 的实施例中，由于存在处于顶部电极层上并连接到基板的导电通孔的桥接 互连，从而实现了这种电连接，该桥接互连设置于背对无源结构的电介质
12层的顶部电极的一侧上。在图15所示的实施例中，通过围绕导电通孔的侧 壁的绝缘套管实现这种电连接相对于底部导电层的绝缘。
现在将参考图6-15，图6-15示出了在实践制造诸如图11的器件100 或诸如图15的器件200的器件的方法时的阶段。具体而言，尽管图6-8所 示的阶段适用于制造图11或15的实施例，图9-10所示的阶段涉及制造图 11的实施例，而图12-14所示的阶段涉及制造图15的实施例。要指出的是， 为了清楚起见，在图6-10、 12和14中省略了上文针对图11和15所述的 基板的下方层116/216的绘示。
首先参考图6-8， 一种制造根据各实施例的微电子器件的方法包括如图 6所示的提供未构图的无源微电子结构，如图7所示的在基板中嵌入无源结 构以及如图8的部分所示的对无源结构进行构图。要指出的是，在图6-8 中，对应于上述图11或15中的类似元件的元件被标记为对应于它们在图 11或15中的对应物的附图标记。于是，在图6-8的描述中，将以二者择一
的方式参考各部件，以表示可以将这些部件等同地用于形成如上所述的图 11的器件100或图15的器件200。还应注意，图6-10或12-14中对应于 图11或15中存在的元件的元件可以由与上文结合图11或15所述的相同 材料且按照与上文结合图11或15所述的相同规格制成。
首先参考图6， 一种方法实施例包括提供无源微电子结构101/201，该 无源微电子结构101/201包括未构图的底部电极层110/210、位于底部电极 层110/210上的未构图的电容器电介质层108/208以及位于电容器电介质 层108/208上的未构图的顶部电极层104/204。结构101/201被示出为设有 基准(fiducial),例如本领域公知的钻孔基准150/250。
接下来参考图7， 一种方法实施例包括在基板118/218中嵌入无源结构 101/201。例如，嵌入可以包括将无源结构101/201上的基准150/250与基 板水平基准150' /250'对准。基板水平基准150' /250'可以构图在无源结构 101/201下方的层上，即在导电层112/212上，不仅在面板水平上，而且也 在相对于面板水平的单元水平上。允许在单元水平进行对准可以提高对准 精度。不过要指出，使用基准仅仅是根据实施例的选择。嵌入还可以包括 在基板118/218的聚合物内置层111/211上安装未构图的无源结构 101/201。如本领域技术人员所公知的那样，如图7所示的聚合物内置层111/211例如可以是B级未固化电介质层。如图7所示的嵌入可以包括以公 知方式固化聚合物内置层11/211。
参考图8， 一种方法实施例可以包括在嵌入后对无源结构101/201进行 构图。在图示的实施例中，构图包括首先减薄顶部电极层104/204，然后对 其进行构图以在其中形成开口 105/205，所述开口 105/205暴露电容器电介 质层108/208的部分。根据一个实施例，减薄可以涉及利用例如湿法蚀刻 工艺、干法蚀刻工艺、抛光工艺、其组合等。在顶部电极层可以包括镍的 情况下，可以通过用湿法蚀刻剂，例如三氯化铁(FeCl3)对其进行蚀刻来 实现减薄。在一个实施例中，可以将顶部电极层104/204减薄到大约10-20 微米之间。减薄通过减少必需去除的导电材料的量来辅助对顶部电极层结 构的构图。在减薄之后，可以利用抗蚀剂对顶部电极层104/204进行构图， 然后对其进行蚀刻以如图所示界定开口 105/205。可以利用湿法或干法蚀刻 工艺来完成蚀刻。在一个实施例中，可以利用三氯化铁溶液来蚀刻顶部电 极层104/204。
在形成图8的结构之后， 一种方法实施例包括提供穿过聚合物内置层 111/211延伸并与底部电极层110/210电绝缘的导电通孔120/220 (参见图 11和15)，提供使导电通孔120/220与底部电极层110/210绝缘的绝缘材 料122/222，以及提供将导电通孔120/220电连接到顶部电极层104/204的 桥接互连124/224。
现在将参考图9和10，其示出了形成图11的器件100中的阶段，例如 从如上所述的图8的结构开始。
如图9所示，根据第一方法实施例提供导电通孔包括对电容器电介质 层108和底部电极层110进行构图以形成暴露聚合物内置层111的一部分 的开口 107。可以利用常规光刻和蚀刻构图工艺、剥离工艺，甚至诸如激光 烧蚀等的物理去除技术来进行对电介质层108的构图。根据第一方法实施 例提供导电通孔还包括提供通孔开口 109，该通孔开口 109从聚合物内置层 111的暴露部分穿过该层延伸到基板118的下方导电结构112。例如，可以 利用诸如蚀刻等化学方法或诸如激光钻孔等物理方法以公知方式提供通孔 开口 109。可以穿过内置层111/211向下方的导电内置层112提供额外的通 孔开口 113，以便接下来如上文结合图11所述的那样以公知方式提供偏置
14到底部电极层110的通孔130。
如图IO所示，根据第一实施例提供导电通孔还包括利用导电材料填充 通孔开口 109以提供导电通孔120。可以根据任一种公知技术，例如电镀、 无电镀、PVD等，在通孔开口 109以及通孔开口 113中沉积导电材料。在通 孔开口中沉积导电材料之后，可以对所沉积的导电材料进行减薄和构图以 界定导电通孔120和130。例如，可以利用湿法化学蚀刻工艺、干法蚀刻工 艺、化学机械抛光工艺等实现减薄。可以利用常规光刻和蚀刻构图工艺、 剥离工艺等实现构图。如在图IO的实施例中的情况那样，构图可以涉及到 对导电材料进行构图以将导电通孔120与底部电极层110隔离开。构图还 可以涉及对连接到导电通孔130的导电材料进行构图以便将那些通孔与顶 部电极层104隔离开。可以利用半加成工艺，例如利用基于基板水平基准 150'的光刻对准，制造图10中所示的结构。
接下来参考图11， 一种方法实施例还包括在顶部电极层104上提供聚 合物内置层122，从而设置聚合物内置层122的材料，以使导电通孔120与 底部电极层110绝缘。例如，可以以公知方式将内置层122叠置到顶部电 极层104上。之后，可以用公知方式，例如，如上文针对提供例如导电通 孔120所述，通过钻取对应的通孔开口并利用导电材料填充所述通孔开口 来为内置层122提供通孔126、 128和130。
仍然参考图11，提供桥接互连124还包括在内置层122上提供金属化 层，并对金属化层进行构图以产生桥接互连。如上所述，可以根据任何一 种公知的方法，例如通过无电镀覆继之以电解镀覆，来提供金属化层。可 以利用常规光刻和蚀刻构图工艺、剥离工艺等来实现构图。构图可以涉及 对金属化层进行构图，以便将导电通孔126和128与通孔的其余部分隔离 开。可以利用半加成工艺，例如利用基于基板水平基准150'的光刻对准， 来制造图11中所示的结构。
如前所述，图12-14所示的阶段涉及图15的实施例的制造，例如开始 于图8的结构。下面将逐一描述那些阶段。
参考图12，根据第二方法实施例提供导电通孔包括提供绝缘通孔开口 217，其从电容器电介质层208的暴露部分之一在开口 205之一处穿过层208 延伸到基板218的下方导电结构212。例如，可以利用激光钻孔或蚀刻以公知方式提供绝缘通孔开口217。
如图13所示，根据第一实施例提供导电通孔还包括利用绝缘材料222 填充绝缘通孔幵口 217。可以根据任何一种公知技术，例如利用涂刷器 (squeegee)或喷墨机在绝缘通孔开口 217中沉积绝缘材料222。根据一个 实施例，绝缘材料222例如可以包括环氧树脂或聚合物/陶瓷合成物。在提 供绝缘材料222之后，可以任选地执行电极金属的深蚀(etch back)以及 研磨。可能需要进行金属深蚀，以便减少金属电极，从而为可能的研磨暴 露绝缘材料。可以进行研磨以确保绝缘材料的暴露的顶表面是平坦的、相 对光滑的且与金属电极表面平齐。
接下来参考图14，提供导电通孔包括提供穿过绝缘材料222延伸到下 方导电结构212的导电通孔开口 209，以便在绝缘通孔开口 209中留下绝缘 套管223。例如，可以利用激光钻孔或蚀刻以公知方式提供通孔开口 209。 提供通孔开口还可以包括类似于常规去钻污工艺的粗糙化工艺，以便确保 将通孔的导电材料附着到绝缘材料上。可以穿过内置层211向下方的导电 内置层212提供额外的通孔开口 213，以便接下来如上文结合图15所述的 那样以公知方式提供偏置到底部电极层210的通孔230。
现在再次参考图15，根据第二实施例提供导电通孔还包括利用导电材 料填充通孔开口 209以提供导电通孔220。可以根据任一种公知技术，例如 电镀、无电镀覆、PVD等，在通孔开口 209以及通孔开口 213中沉积导电材 料。在通孔开口中沉积导电材料之后，可以对所沉积的导电材料进行减薄 和构图以界定导电通孔220和230。例如，可以利用湿法化学蚀刻工艺、干
法蚀刻工艺、化学机械抛光工艺等实现减薄。可以利用常规光刻和蚀刻构 图工艺、剥离工艺等来实现构图。构图可以涉及对连接到导电通孔230的 导电材料进行构图，以便将那些通孔与顶部电极层204隔离开。可以利用 半加成工艺，例如利用基于基板水平基准250'的光刻对准，来制造图15中 所示的结构。
仍参考图15，提供桥接互连224包括在导电通孔220和上部电极204 上提供金属化层以及对金属化层进行构图以产生桥接互连224。如上所述， 可以根据任何一种公知的方法，例如通过无电镀覆继之以电解镀覆，来提 供金属化层。可以利用常规光刻和蚀刻构图工艺、剥离工艺等实现构图。可以利用半加成工艺，例如利用基于基板水平基准250'的光刻对准，来制 造图15中所示的结构。
有利地，各实施例通过实现更严格的设计规则解决了将预构图的薄膜 部件集成到有机基板中的高风险工艺的问题，通过这种方式促进未来的TFC 技术的可扩縮性的发展。通过提供桥接互连形式的新颖结构，各实施例允 许将完全未构图的TFC嵌入内置基板中，实质性地减小了现有技术中与对 准容限相关的设计冲突，并消除了需要对薄膜箔进行构图或叠置预构图TFC 的工艺流程。于是，各实施例允许使用用于高容量制造和下一代产品的通 孔间距更密集的低风险可扩縮嵌入工艺。当前，嵌入预构图TFC需要将TFC 精确定位到衬底上，从而可以将TFC上的通孔电连接到基板现有的下方导 电结构。各实施例减小了与现有技术中嵌入TFC相关的误差，包括由于使 用全局对准导致的误差、层压误差、源于TFC构图的误差等。这种误差通 常要求设计规则宽松，以适应基板的高产量要求。然而，宽松的设计规则 限制了 TFC嵌入技术相对于未来设计规则的效力/可扩縮性。各实施例允许 仅基于基板基准进行对准，因此消除了一些对准误差源。此外，有利地， 各实施例允许穿过TFC将连接桥接回TFC的顶部电极，从而消除了在由厂 商供货之前/嵌入之前对TFC进行构图的需要。各实施例可以使用现有工艺 流程阶段，所述现有工艺流程阶段允许使用当前的用于实现TFC技术的功 能和设备。
参考图16，其示出了可以在其中使用本发明的实施例的很多可能的系 统900中的一个。在一个实施例中，电子组件1000可以包括诸如图11的 器件100或图15的器件200等的微电子器件。组件1000还可以包括微处 理器。在备选实施例中，电子组件1000可以包括专用IC (ASIC)。也可以 根据本发明的实施例封装芯片组(例如图形、声音和控制芯片组)中的集 成电路。
对于图7所示的实施例而言，如图所示，系统900还可以包括通过总 线1010彼此耦合的主存储器1002、图形处理器1004、海量存储装置1006 和/或输入/输出模块1008。存储器1002的范例包括但不限于静态随机存取 存储器(SRAM)和动态随机存取存储器(DRAM)。海量存储装置1006的范 例包括但不限于硬盘驱动器、压縮盘驱动器(CD)、数字多功能盘驱动器(DVD)等。输入/输出模块1008的范例包括但不限于键盘、光标控制装置、 显示器、网络接口等。总线1010的范例包括，但不限于外围控制接口 (PCI) 总线和工业标准体系结构(ISA)总线等。在各实施例中，系统90可以是 无线移动电话、个人数字助理、口袋PC、平板PC、笔记本PC、台式计算机、 机顶盒、媒体中心PC、 DVD播放器和服务器。
以举例的方式而非限制的方式给出了上述各实施例。己经这样详细描 述了本发明的实施例，需要理解的是，由所附权利要求所限定的本发明不 受上述说明书中阐述的具体细节的限制，因为在不脱离其精神或范围的情 况下其很多变化都是可能的。
权利要求
1、一种微电子器件，包括包括聚合物内置层的基板；无源结构，其嵌入在所示基板中并包括位于所述聚合物内置层上的底部导电层；位于所述底部导电层上的电介质层；位于所述电介质层上的顶部导电层；导电通孔，其延伸穿过所述聚合物内置层并与所述底部导电层电绝缘；绝缘材料，其使所述导电通孔与所述底部导电层绝缘；以及桥接互连，其设置于所述顶部导电层背对所述电介质层的一侧，所述桥接互连将所述导电通孔电连接到所述顶部导电层。
2、 根据权利要求1所述的器件，其中 所述顶部导电层是顶部电极层；所述电介质层是电容器电介质层； 所述底部导电层是底部电极层；所述顶部电极层、所述电容器电介质层和所述底部电极层的组合形成 所述基板中的嵌入式电容器结构。
3、 根据权利要求2所述的器件，还包括围绕所述导电通孔的侧壁的绝 缘套管，所述绝缘材料为所述绝缘套管的一部分。
4、 根据权利要求3所述的器件，其中所述桥接互连位于所述通孔和所 述顶部电极层上。
5、 根据权利要求2所述的器件，所述聚合物内置层为第一聚合物内置 层，所述器件还包括位于所述顶部电极层上的第二聚合物内置层，所述绝 缘材料为所述第二聚合物内置层的一部分。
6、 根据权利要求5所述的器件，其中 所述导电通孔是第一导电通孔；并且 所述桥接互连位于所述第二聚合物内置层上； 所述器件还包括将所述第一导电通孔连接到所述桥接互连的第二导电通孔；以及 从所述桥接互连延伸到所述顶部电极层的第三导电通孔。
7、 根据权利要求2所述的器件，其中所述导电通孔为顶部电极导电通 孔，所述器件还包括延伸穿过所述电容器电介质层、连接到所述底部电极 层并与所述顶部电极层绝缘的底部电极导电通孔。
8、 根据权利要求2所述的器件，其中所述电容器电介质层包括陶瓷电 介质材料。
9、 根据权利要求3所述的器件，其中所述陶瓷电介质材料选自由钛酸 锶、钛酸钡锶和/或钛酸钡构成的组。
10、 根据权利要求9所述的器件，其中所述基板为有机基板。
11、 根据权利要求10所述的器件，其中所述基板包括内核，所述内核 包括双马来酰亚胺三嗪树脂。
12、 一种适于嵌入基板中的无源微电子结构，所述结构包括 未构图的底部电极层；位于所述底部电极层上的未构图的电容器电介质层；以及 位于所述电容器电介质层上的未构图的顶部电极层。
13、 根据权利要求12所述的结构，其上还包括适于在嵌入期间允许在 基板中定位所述结构的基准。
14、 根据权利要求13所述的结构， 电介质材料。
15、 根据权利要求14所述的结构， 酸锶、钛酸钡锶和/或钛酸钡构成的组。权利要求书第3/6页 其中所述电容器电介质层包括陶瓷其中所述陶瓷电介质材料选自由钛
16、 一种制造微电子器件的方法，包括 提供无源微电子结构，该无源微电子结构包括未构图的底部电极层；位于所述底部电极层上的未构图的电容器电介质层；以及 位于所述电容器电介质层上的未构图的顶部电极层；在基板中嵌入所述无源结构；在嵌入之后对所述无源结构进行构图。
17、 根据权利要求16所述的方法，还包括提供导电通孔，该导电通孔延伸穿过聚合物内置层并与所述底部导电 层电绝缘；提供绝缘材料，该绝缘材料使所述导电通孔与所述底部导电层绝缘；以及提供桥接互连，该桥接互连设置于所述顶部导电层背对所述电介质层 的一侧，所述桥接互连将所述导电通孔电连接到所述顶部导电层。
18、 根据权利要求16所述的方法，其中提供导电通孔包括对所述顶部 电极进行构图，以形成暴露所述电容器电介质层的一部分的开口。
19、 根据权利要求18所述的方法，其中提供导电通孔还包括-对所述电容器电介质层和所述底部电极层进行构图以形成暴露所述聚合物内置层的一部分的开口；提供从所述聚合物内置层的所述部分穿过所述聚合物内置层延伸到所 述基板的下方导电结构的通孔开口；利用导电材料填充所述通孔开口，以提供所述导电通孔； 对所述导电材料进行构图，以使所述导电通孔与所述底部电极层隔离开。
20、 根据权利要求19所述的方法，其中 所述聚合物内置层为第一聚合物内置层；并且提供所述绝缘材料包括将第二聚合物内置层设置到所述顶部电极层 上，从而设置所述第二聚合物内置层的材料，以使所述导电通孔与所述底 部电极层绝缘。
21、 根据权利要求18所述的方法，其中 提供绝缘材料包括提供从所述电容器电介质层的所述部分穿过所述电容器电介质层 并穿过所述聚合物内置层延伸到所述基板的下方导电结构的绝缘通孔开 口；以及利用所述绝缘材料填充所述绝缘通孔开口 ；且提供导电通孔还包括提供穿过所述绝缘材料延伸到所述下方导电结构的导电通孔 开口，提供所述导电通孔开口包括在所述绝缘通孔开口中留下绝缘套管； 以及利用导电材料填充所述导电通孔，以产生所述导电通孔。
22、 根据权利要求20所述的方法，其中所述通孔开口为第一通孔开口， 且所述导电通孔为第一导电通孔，所述方法还包括提供穿过所述第二聚合物内置层延伸到所述导电通孔的第二通孔开口；提供穿过所述第二聚合物内置层向所述第一导电通孔延伸的第三通孔 开口；利用导电材料填充所述第二通孔开口 ，以形成连接到所述第一导电通 孔的第二导电通孔；利用导电材料填充所述第三通孔开口，以形成连接到所述顶部电极层 的第三导电通孔，其中提供桥接互连包括提供位于所述第二聚合物内置层 上并将所述第二通孔和所述第三通孔彼此连接的一层导电材料。
23、 根据权利要求17所述的方法，其中所述导电通孔为顶部电极导电 通孔，所述方法还包括提供延伸穿过所述电容器电介质层、连接到所述底 部电极层并与所述顶部电极层绝缘的底部电极导电通孔。
24、 根据权利要求16所述的方法，其中所述电容器电介质层包括陶瓷 电介质材料。
25、 根据权利要求24所述的方法，其中所述陶瓷电介质材料选自由钛 酸锶、钛酸钡锶和/或钛酸钡构成的组。
26、 根据权利要求16所述的方法，其中所述基板为有机基板。
27、 根据权利要求26所述的方法，其中所述基板包括内核，所述内核 包括双马来酰亚胺三嗪树脂。
28、 一种系统，包括 电子组件，包括微电子器件，包括包括聚合物内置层的基板；无源结构，其嵌入在所示基板中并包括位于所述聚合物内置层上的底部导电层；位于所述底部导电层上的电介质层；位于所述电介质层上的顶部导电层； 导电通孔，其延伸穿过所述聚合物内置层并与所述底部导电层电绝缘；绝缘材料，其使所述导电通孔与所述底部导电层绝缘；以及桥接互连，其设置于所述顶部导电层背对所述电介质层的一侧，所述桥接互连将所述导电通孔电连接到所述顶部导电层；以及 耦合到所述电子组件的主存储器。
29、 根据权利要求28所述的系统，还包括围绕所述导电通孔的侧壁的 绝缘套管，所述绝缘材料为所述绝缘套管的一部分。
30、 根据权利要求28所述的系统，所述聚合物内置层为第一聚合物内 置层，所述器件还包括位于所述顶部电极层上的第二聚合物内置层，所述 绝缘材料为所述第二聚合物内置层的一部分。
全文摘要
一种微电子器件、制造该器件的方法和包括该器件的系统。该器件包括包括聚合物内置层的基板以及嵌入该基板中的无源结构。该无源结构包括位于聚合物内置层上的顶部导电层、位于顶部导电层上的电介质层和位于电介质层上的底部导电层。该器件还包括延伸穿过聚合物内置层并与底部导电层电绝缘的导电通孔、使导电通孔与底部导电层绝缘的绝缘材料以及设置于该顶部导电层背对电介质层的一侧上的桥接互连，该桥接互连将导电通孔电连接到顶部导电层。
文档编号H05K3/46GK101563963SQ200780045954
公开日2009年10月21日 申请日期2007年12月6日 优先权日2006年12月13日
发明者H·谢, I·萨拉马, Y·闵 申请人:英特尔公司