一种贴片机贴装头通用控制系统及其控制方法
【专利摘要】本发明公开了一种贴片机贴装头通用控制系统及其控制方法，由FPGA核心处理模块、图像采集模块、视频解码模块、VGA驱动模块、伺服电机控制模块、I/O接口模块、通讯模块、ADC模块组成，各模块集成在一块嵌入式板卡上的嵌入式通用型解决方案。该系统实现了贴片机贴装头部分的贴装过程图像采集和图像处理、图像实时显示、贴装头R轴电机运动控制，以及贴装头贴装流程控制功能，无需将图像采集系统采集的图像数据发送到贴片机控制软件处理和显示，提高了贴片机贴装头控制系统的集成度和通用性，降低了贴片机控制软件复杂度和贴片机系统成本。
【专利说明】一种贴片机贴装头通用控制系统及其控制方法
【技术领域】
[0001]本发明是基于FPGA(Field Programmable Gate Array,现场可编程门阵列)为核心搭建的嵌入式系统，尤其涉及一种贴片机贴装头通用控制系统及其控制方。
【背景技术】
[0002]贴装头是贴片机的核心执行部件，是一个复杂的、机械与电气特性紧密结合的系统。它在控制系统的控制下准确地完成准确快速地拾取元器件，并通过视觉系统自动校正位置，将元器件准确地贴放到指定的位置。贴装头的发展是贴片机进步的标志。
[0003]现有贴片机贴装头控制系统的实现，基本是采用各功能模块之间互相连接搭建的贴装头部电气系统。比如有控制输入输出信号的I/o板卡、视频图像采集板卡采集图像、运动控制板卡控制头部R轴电机旋转等。现有的设计方案使系统结构复杂，对贴片机结构设计要求高、成本偏高、系统的稳定性下降、增加了控制软件的复杂度等。
【发明内容】
[0004]本发明的目的在于克服上述现有技术的缺点和不足，提供一种功能集成度高、通用性强的贴片机贴装头通用控制系统及其控制方法。
[0005]本发明通过下述技术方案实现:
[0006]一种贴片机贴装头通用控制系统，包括FPGA核心处理模块、图像采集模块、视频解码模块、VGA驱动模块、伺服电机控制模块、I/O接口模块、通讯模块、ADC模块；
[0007]所述FPGA核心处理模块包括FPGA芯片、存储器；
[0008]所述图像采集模块与视频解码模块连接；
[0009]所述FPGA芯片分别与存储器、视频解码模块、VGA驱动模块、伺服电机控制模块、I/o接口模块、通讯模块、ADC模块连接。
[0010]所述图像采集模块包括CCD传感器、光源；所述CCD传感器输出模拟视频信号给所述视频解码模块。
[0011]所述伺服电机控制模块包括脉冲信号差动线驱动器、脉冲信号差动线接收器；所述伺服电机控制模块与贴片机贴装头上的R轴电机伺服驱动器连接。
[0012]所述I/O接口模块包括光电隔离输入电路、24/0V输出驱动电路；所述I/O接口模块与贴片机贴装头上的信号传感器和电磁阀连接。
[0013]所述通讯模块包括以太网通信模块、串口通信模块，所述以太网通信模块和串口通信模块分别与贴片机上的计算机连接。
[0014]上述贴片机贴装头通用控制系统的控制方法，包括如下步骤:
[0015](I)当贴片机处于运行状态时，图像采集模块输出的模拟视频信号输入到视频解码模块，视频解码模块将该模拟视频信号解码为数字图像信号；贴片机贴装头通用控制系统根据贴片机发出的控制指令，贴片机贴装头通用控制系统控制I/o接口模块、ADC模块完成相应的功能任务；[0016](2)视频解码模块输出的数字图像信号输入到FPGA芯片中，通过用户在FPGA上实现的图像采集控制IP Core逻辑，将该数字图像信号存储到存储器中；
[0017](3)通过用户在FPGA上实现的VGA显示控制IP Core逻辑，将存储在存储器中的数字图像信号通过VGA驱动模块实时地在显示器显示；
[0018](4)当接收到贴片机通过以太网通信模块发出的纠偏指令和图像采集同步信号后，通过用户在FPGA上实现的图像处理算法IP Core逻辑对当前图像采集模块采集到的一帧图像进行图像处理，得到当前贴装头吸嘴吸取的芯片的角度偏差；
[0019](5)在每次图像处理过程中，通过以太网通信模块将正在处理的图像传输到贴片机；
[0020](6)在图像处理完毕后，通过用户在FPGA上实现的伺服电机控制IPCore逻辑，输出脉冲信号给伺服电机控制模块，控制R轴伺服电机对芯片的位置偏差进行补偿。
[0021]本发明相对于现有技术，具有如下的优点及效果:
[0022]本发明基于FPGA设计、功能集成度高、通用性强。针对现有贴片机贴装头电气部分的设计和功能需求，将贴片机贴装头的所有功能实现都集成到一个系统中，大幅提升了贴片机贴装头控制系统的性能，弥补和改进现有相关技术的不足。
[0023]本发明实现了贴片机贴装头部分的贴装过程图像采集和图像处理、图像实时显示、贴装头R轴电机运动控制，以及贴装头贴装流程控制功能，无需将图像采集系统采集的图像数据，发送到贴片机控制单元处理和显示，提高了贴片机贴装头控制系统的集成度和通用性，降低了贴片机控制软件复杂度和贴片机系统成本。
【专利附图】
【附图说明】
[0024]图1是本发明的系统结构框图。
[0025]图2是本发明的FPGA SOPC结构图。
[0026]图3是Mircoblaze微处理器软核配置结构图。
【具体实施方式】
[0027]下面结合具体实施例对本发明作进一步具体详细描述。
[0028]实施例
[0029]如图1至图3所示。本发明贴片机贴装头通用控制系统，包括FPGA核心处理模块、图像采集模块、视频解码模块、VGA驱动模块、伺服电机控制模块、I/O接口模块、通讯模块、ADC模块；
[0030]所述FPGA核心处理模块包括FPGA芯片、存储器；该FPGA芯片采用XILINX公司的SPARTAN6 系列 FPGA 芯片；
[0031]所述图像采集模块与视频解码模块连接；
[0032]所述FPGA芯片分别与存储器、视频解码模块、VGA驱动模块、伺服电机控制模块、I/o接口模块、通讯模块、ADC模块连接。
[0033]所述图像采集模块包括CCD传感器、光源；所述CCD传感器输出模拟视频信号给所述视频解码模块。
[0034]所述伺服电机控制模块包括脉冲信号差动线驱动器、脉冲信号差动线接收器；所述伺服电机控制模块与贴片机贴装头上的R轴电机伺服驱动器连接。
[0035]所述I/O接口模块包括光电隔离输入电路、24/0V输出驱动电路；所述I/O接口模块与贴片机贴装头上的信号传感器和电磁阀连接。
[0036]所述通讯模块包括以太网通信模块、串口通信模块(RS-232)，所述以太网通信模块和串口通信模块分别与贴片机上的计算机连接。
[0037]上述贴片机贴装头通用控制系统的控制方法，可通过如下步骤实现:
[0038](I)当贴片机处于运行状态时，图像采集模块输出的模拟视频信号输入到视频解码模块，视频解码模块将该模拟视频信号解码为数字图像信号；贴片机贴装头通用控制系统根据贴片机发出的控制指令，贴片机贴装头通用控制系统控制I/o接口模块、ADC模块完成相应的功能任务；
[0039](2)视频解码模块输出的数字图像信号输入到FPGA芯片中，通过用户在FPGA上实现的图像采集控制IP Core逻辑，将该数字图像信号存储到存储器中；
[0040](3)通过用户在FPGA上实现的VGA显示控制IP Core逻辑，将存储在存储器中的数字图像信号通过VGA驱动模块实时地在显示器显示；
[0041](4)当接收到贴片机通过以太网通信模块发出的纠偏指令和图像采集同步信号后，通过用户在FPGA上实现的图像处理算法IP Core逻辑对当前图像采集模块采集到的一帧图像进行图像处理，得到当前贴装头吸嘴吸取的芯片的角度偏差；
[0042](5)在每次图像处理过程中，通过以太网通信模块将正在处理的图像传输到贴片机；
[0043](6)在图像处理完毕后，通过用户在FPGA上实现的伺服电机控制IPCore逻辑，输出脉冲信号给伺服电机控制模块，控制R轴伺服电机对芯片的位置偏差进行补偿。
[0044]为更好的实施本技术方案，以下作进一步说明:
[0045](I) FPGA核心处理模块
[0046]FPGA核心处理模块选用Xilinx低成本、低功耗的Spartan-6系列，XC6SLX16-3CSG324FPGA作为主控制芯片，基于低功耗45nm、9金属铜层、双栅极氧化层工艺技术，以及高级功耗管理技术。此信号FPGA含14579个逻辑单元、1080MHz时钟管理通道(2DCM+1PLL)、高级储存器支持、390MHzDSP48Alslice。
[0047]存储器选用Micron的MT47H64M16HR-25E型号的DDR2SDRAM，16位数据总线、8Banks 的 IGb 内存颗粒。和 DDR2SDRAM 相连的是 FPGA 的 bank3 的 10，Spartan_6FPGA 内部带有DDR2硬核控制器，宽度为16bit，IO类型为SSTL_18，DDR2的核心电压为1.20V±5%。这些配置可以使MCB与DDR2读写速度达到625Mb/s。
[0048](2)图像采集模块
[0049]图像采集模块为Sony的ICX639A与CXD3172A器件的CXD解决方案。该方案具有540TVL的CXD摄像机方案。该方案具备照度低、噪点小，高线数的特点。输入电压为DC12V，输出格式为标准的PAL制式。ICX639A CCD传感器采用Super HAD(H0LE-ACCUMULAT10NDIODE)技术，该技术具有以下两个特点:比普通C⑶多了一个聚光透镜，达到了增加采光量的目的；增大感光点的受光面积，这可以增强物体反射进入CCD像素点的色彩和亮度。这样各种色彩被CCD解析的亮度就更强，其结果就是低照度效果更好了，色彩更鲜艳真实了。
[0050](3)视频解码模块[0051]SAA7113H是Philips公司生产的一款功能强大、可编程的视频输入处理芯片，内部有两个9位进度的CMOS模数转换器。SAA7113H可以兼容PAL、NTSC、SECAM多种格式输入，可以自动检测场频是50Hz或60Hz从而实现在PAL、NTSC之间自动的切换，输出为的8位“VP0”总线，是标准的ITU656、YUV4:2:2格式的数字信号。其内部具有一系列的寄存器，可以根据不同的功能需求配置不同的参数，对亮度、色度等的控制都可以非常方便地通过I2C总线写相应的寄存器值而实现调整。
[0052](4)伺服电机控制模块
[0053]伺服电机控制模块采用AM26LV31C四差动线路驱动器输出差分脉冲信号、AM26LS32A四路差动线路接收器接收从伺服驱动器反馈的脉冲信号并转换为单端信号输入到FPGA芯片。该方案可以达到小于50ns的信号响应时间，超过IOOOm的传输距离，信号响应时间小于50ns。差分信号能有效的克服外部电磁干扰，同时可以很好的抑制共模信号。
[0054](5)以太网通信模块
[0055]以太网控制器DM9000自带物理(PHY)层处理接口和媒体介入控制(MAC)层处理接口，通过网络变压器接RJ45来实现全部的10/100M以太网物理层功能。它的自动协调功能将自动完成配置以最大限度地适合其线路带宽。还支持IEEE802.3x全双工流量控制。本设计方案中选用了 16位的连接方式与FPGA连接，其中所有的信号都连接到FPGA芯片的通用I/O引脚。RJ-45也就是常用的水晶头插头，属于标准接插件。本设计采用汉仁公司的带LED和自隔离变压器的HR911105A-RJ45。
[0056](6) VGA驱动模块
[0057]本模块采用的是Chrontel公司的专用视频DAC芯片CH7013B来实现VGA显示控制。XC6SLX16FPGA通过8位数据总线D[0..7]与专用视频DAC芯片CH7013B相连，通过FPGA输出的像素时钟、行同步信号、场同步信号输入到CH7013B的XCLK、HSYNC、VSYNC引脚作为数据同步信号。在Microblaze微处理器软核中配置I2C控制器，连接CH7013B芯片的I2C接口，实现FPGA对该芯片内部寄存器的配置。
[0058]2、FPGA SOPC 平台搭建
[0059]如图2所示基于FPGA的贴片机贴装头通用嵌入式系统基于XC6SLX16芯片构建的SOPC系统，在FPGA内部通过不同的用户IP Core实现系统任务的并行处理。在FPGA SOPC平台上挂接了用于图像采集控制IP Core、图像处理算法IP Core、VGA显示控制IP Core、Microblaze微控制器软核、伺服电机控制IP Core。
[0060](I) Microblaze 微处理器软核
[0061]如图3所示，基于XC6SLX16芯片构建的SOPC系统的Microblaze微处理器软核，实用PLBv64总线、LMB总线以及XCL总线连接外部设备。以PLBBv64总线为核心上，挂载了一些速度等级比较低的外设IP核，有UART、SPI接口、IIC接口、Timer模块、中断控制器等，利用内部的以太网媒体访问控制模块(TEMAC)实现网络数据链路层的功能，结合板卡上的PHY芯片，实现了整个网络通信模块的底层硬件的搭建。在XC6SLX16内部开辟了各8Kb的数据和指令Cache，将启动程序的Bootloader存到FPGA的片上BRAM中，使用DDR2SDRAM作为整个系统的运行内存。在Microblaze微处理器上使用了 Xilkernel嵌入式操作系统,作为整个软件平台的基础。
[0062](2)图像采集控制IP Core[0063]图像采集控制IP Core主要围绕专用视频解码芯片SAA7113H的功能实现，通过设计匹配合理的与FPGA的数据接口，实现从视频解码芯片输出符合ITU656YUV4:2:2的标准8位“VP0”总线以及行场同步信号，及时、稳定地被FPGA模块采样并实时转存到DDR2SDRAM中相应的内存空间中。
[0064](3)图像处理算法IP Core
[0065]图像处理算法IP Core在FPGA内部的DSP48A1资源实现模板匹配图像处理算法，输入数据为吸嘴上吸取的元器件图像，实时计算输出该元器件当前的角度偏差，为后续的伺服电机控制IP Core提供控制数据。当贴片机控制软件对贴片机贴装头通用嵌入式系统发出图像采集同步信号后，图像处理算法IP Core获得存储在DDR2SDRAM当前完整的一帧图像数据。
[0066](4) VGA 显示控制 IP Core
[0067]VGA显示控制IP Core采用的是CH7013B专用视频DAC芯片。利用SAA7113H的25MHz像素同步时钟信号LLC输入到FPGA，从FPGA再次输出到CH7013B作为图像数据转换的时钟信号，并且作为输入数据同步信号。在每个时钟的上升沿输出一个像素数据给转换芯片，并配合行、场同步的时序，可以实现CH7013B芯片控制器的时序控制，设计了基于VHDL的VGA显示控制IP Core。
[0068](5)伺服电机控制IP Core
[0069]伺服电机控制IP Core实现了对贴片机贴装头上R轴的旋转控制。该IPCore以图像处理算法IP Core计算得到的角度偏差为输入量，转换为电机旋转的脉冲个数，通过该IP Core的脉冲发送功能实现脉冲的发送,并接收反馈脉冲，通过运动控制插补算法实现R轴的快速旋转控制。
[0070]如上所述，便可较好地实现本发明。
[0071]本发明的实施方式并不受上述实施例的限制，其他任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
【权利要求】
1.一种贴片机贴装头通用控制系统，其特征在于:包括FPGA核心处理模块、图像采集模块、视频解码模块、VGA驱动模块、伺服电机控制模块、I/O接口模块、通讯模块、ADC模块； 所述FPGA核心处理模块包括FPGA芯片、存储器； 所述图像采集模块与视频解码模块连接； 所述FPGA芯片分别与存储器、视频解码模块、VGA驱动模块、伺服电机控制模块、I/O接口模块、通讯模块、ADC模块连接。
2.根据权利要求1所述的贴片机贴装头通用控制系统，其特征在于:所述图像采集模块包括CCD传感器、光源；所述CCD传感器输出模拟视频信号给所述视频解码模块。
3.根据权利要求1所述的贴片机贴装头通用控制系统，其特征在于:所述伺服电机控制模块包括脉冲信号差动线驱动器、脉冲信号差动线接收器；所述伺服电机控制模块与贴片机贴装头上的R轴电机伺服驱动器连接。
4.根据权利要求1所述的贴片机贴装头通用控制系统，其特征在于:所述I/O接口模块包括光电隔离输入电路、24/0V输出驱动电路；所述I/O接口模块与贴片机贴装头上的信号传感器和电磁阀连接。
5.根据权利要求1所述的贴片机贴装头通用控制系统，其特征在于:所述通讯模块包括以太网通信模块、串口通信模块，所述以太网通信模块和串口通信模块分别与贴片机上的计算机连接。
6.根据权利要求1至5中任一项所述的贴片机贴装头通用控制系统的控制方法，其特征在于包括如下步骤: (1)当贴片机处于运行状态时，图像采集模块输出的模拟视频信号输入到视频解码模块，视频解码模块将该模拟视频信号解码为数字图像信号；贴片机贴装头通用控制系统根据贴片机发出的控制指令，贴片机贴装头通用控制系统控制I/o接口模块、ADC模块完成相应的功能任务； (2)视频解码模块输出的数字图像信号输入到FPGA芯片中，通过用户在FPGA上实现的图像采集控制IP Core逻辑，将该数字图像信号存储到存储器中； (3)通过用户在FPGA上实现的VGA显示控制IPCore逻辑，将存储在存储器中的数字图像信号通过VGA驱动模块实时地在显示器显示； (4)当接收到贴片机通过以太网通信模块发出的纠偏指令和图像采集同步信号后，通过用户在FPGA上实现的图像处理算法IP Core逻辑对当前图像采集模块采集到的一帧图像进行图像处理，得到当前贴装头吸嘴吸取的芯片的角度偏差； (5)在每次图像处理过程中，通过以太网通信模块将正在处理的图像传输到贴片机； (6)在图像处理完毕后，通过用户在FPGA上实现的伺服电机控制IPCore逻辑，输出脉冲信号给伺服电机控制模块，控制R轴伺服电机对芯片的位置偏差进行补偿。
【文档编号】H05K3/30GK103906368SQ201410120181
【公开日】2014年7月2日 申请日期:2014年3月27日 优先权日:2014年3月27日
【发明者】陈安, 朱园园, 胡跃明 申请人:华南理工大学