M、闪存和PSRAM-闪存MCP)的存储器组集合。
[0033]图3解说了根据本公开的一个方面的多通道和多层次STT-MRAM 300的示例。如在图3中解说的，STT-MRAM 300包括组(组O)的第一集合302和组(组I)的第二集合304。组的第一集合302可以通过第一通道306来访问，并且组的第二集合可以通过第二通道308来访问。S卩，双通道(S卩，第一通道306和第二通道308)允许独立访问不同的组302和 304。
[0034]根据一个方面，每个组可以基于各种特征单独调谐(例如，配置)。作为本方面的一个示例，图3的STT-MRAM 300配置成替代DRAM芯片和闪存芯片。S卩，组的第一集合302针对DRAM接口来配置，并且组的第二集合304针对闪存接口(例如，NOR接口)来配置。
[0035]具体地，对于如DRAM接口的配置，组的第一集合302配置为具有高耐久性和快速读/写周期的非易失性工作存储器块。此外，组的第一集合302可以配置为第一位单元类型(在本示例中，针对DRAM规范来调谐)。应当注意，非易失性是指不刷新的存储器。此外，对于如闪存接口的配置，组的第二集合304可以配置为用于长数据保持(例如，程序代码存储)的储存存储器。根据本方面，组的第二集合304与典型的闪存芯片相比操作地更快速。此外，组的第二集合304可以配置为第二位单元类型(在本示例中，高保持位单元)。
[0036]根据本方面的另一示例，图3的STT-MRAM 300配置成替代PSRAM-闪存MCP。艮P，组的第一集合302针对PSRAM接口来配置，并且组的第二集合304针对闪存接口来配置。具体地，对于如PSRAM接口的配置，组的第一集合302配置为具有高耐久性和快速读和写周期的非易失性工作存储器块。此外，在本示例中，组的第一集合302配置为第三位单元类型，该第三位单元类型针对PSRAM规范来调谐。此外，对于如闪存接口的配置，组的第二集合304可以配置为用于长数据保持(例如，代码存储)的储存存储器。根据本方面，组的第二集合304与典型的闪存芯片相比操作地更快速。此外，组的第二集合304可以配置为第二位单元类型。
[0037]图4解说了根据本公开的另一个方面的多通道和多层次STT-MRAM 400的示例。如在图4中解说的，STT-MRAM 400包括组的第一集合(组0_3) 402和组的第二集合(组4和5)404。组的第一集合402可以通过第一通道406来访问，并且组的第二集合可以通过第二通道408来访问。即，双通道406、408允许单独访问不同的组402和404。组O和组I可以在第一层次中提供，而组2和组3可以在第二层次中提供。
[0038]根据本公开的诸方面，STT-MRAM 300的管芯面积可以根据自定义产品应用来调节。即，相对存储器容量可以被调节。此外，如在图3和4中解说的，组配置(内部和相对)可以是可调节的。例如，图3解说了在组的第一集合302中具有两个组并且在组的第二集合304中具有两个组的方面。此外，图4解说了在组的第一集合402中具有四个组(组0-3)并且在组的第二集合404中具有两个组(组4和5)的方面。组配置并不限于图3和4中解说的方面，并且可以按需调节。组的密度范围可以是从数十兆比特(Mbit)到几千兆比特(MGbit)中的任何一处。
[0039]应当注意，图4中解说的方面可以是类似于图3公开的方面来配置的。即，STT-MRAM 400可配置成替代例如DRAM和闪存(例如，两块芯片)，或者可配置成替代PSRAM-Flash MCPo STT-MRAM 400的配置不限于前述示例，并且本公开也构想了其他存储器配置。
[0040]根据本公开的一方面，单片多层次STT-MRAM可以通过在不同层次中间维持基线的工艺来制造。该制造工艺包括前段工艺(FEOL)步骤和后段工艺(BEOL)步骤。此外，该制造包括创建磁隧道结(MTJ)材料堆栈。
[0041]尽管基线被跨层次保留，但是每一层次(例如，组的集合)可以根据各种设备选项来配置。可配置的设备选项可以包括位单元架构，诸如一晶体管-一结(1T-1J)、两晶体管-一结(2T-1J)、交叉点阵列等。其他可配置的设备选项也可以包括位单元大小、晶体管大小、MTJ大小或者以上的组合。设备选项的配置可以包括上述所列属性中的全部或一些的置换。
[0042]此外，每一层次也可以根据各种电路选项来配置。可配置的电路选项可以包括操作电压、输入/输出(1)宽度、1速度/频率、阵列组织、冗余、纠错码(ECC)或者以上的组合。电路选项的配置可以包括上述所列属性中的全部或一些的置换。应当注意，在本公开中，属性和选项包括参数。
[0043]在一些方面，STT-MRAM使用同构低级工艺集成，从而由于不同的组被同时制造而导致没有额外的工艺开销。即，相同制造工艺可以被用于每种类型的STT-MRAM，而在总的工艺流程中仅有微小变化。例如，在同一工艺流程中可以使用不同掩膜布局以创建经不同地调谐的组。
[0044]应当注意，尽管上述方面是针对STT-MRAM公开的，但是这些方面不限于STT-MRAM并且是为可类似于STT-MRAM配置的其他存储器类型所构想的。
[0045]图5解说了用于在单片多通道电阻式存储器芯片中调谐存储器组的方法500的框图。如在图5中解说的，在框502中示出，根据第一设备属性和第一电路属性来调谐第一存储器组。如在框504中示出的，第一存储器组与第一数据通道相关联。此外，如框506中示出的，根据第二设备属性和第二电路属性来调谐第二存储器组。此外，如框508中示出的，第二存储器组与第二数据通道相关联。
[0046]图6示出其中可有利地采用本公开的实施例的示例性无线通信系统600。出于解说目的，图6示出了三个远程单元620、630和650以及两个基站640。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元620、630和650包括单片多层次STT-MRAM625A、625B、625C。图6示出从基站640到远程单元620、630、和650的前向链路信号660，以及从远程单元620、630、和650到基站640的反向链路信号660。
[0047]在图6中，远程单元620被示为移动电话，远程单元630被示为便携式计算机，而远程单元650被示为无线本地环路系统中的位置固定的远程单元。例如，远程单元可以是蜂窝电话、手持式个人通信系统(PCS)单元、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、便携式数据单元(诸如个人数据助理)或者位置固定的数据单元(诸如仪表读数装备)。尽管图6示出了可采用根据本公开的教导的单片多层次STT-MRAM 625A、625B、625C，但本公开不限于所示出的这些示例性单元。例如，可在任何设备中适当地采用根据本公开的各方面的单片多层次STT-MRAM。
[0048]图7是解说用于半导体组件(诸如以上公开的单片多层次STT-MRAM)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站700包括硬盘701，该硬盘701包含操作系统软件、支持文件以及设计软件，诸如Cadence或OrCAD。设计工作站700还包括促成对电路710或半导体组件712(诸如单片多层次STT-MRAM)的设计的显示器702。提供存储介质704以用于有形地存储电路设计710或半导体组件712。电路设计710或半导体组件712可以文件格式(诸如⑶SII或GERBER)存储在存储介质704上。存储介质704可以是⑶-ROM、DVD、硬盘、闪存、或其他合适的设备。此外，设计工作站700包括用于从存储介质704接受输入或将输出写入存储介质704的驱动装置703。
[0049]存储介质704上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质704上提供数据通过减少了用于设计半导体晶片的工艺数目来促成对电路设计710或半导体组件712的设计。
[0050]在一个配置中，存储器设备包括与第一通道相关联并且根据第一设备属性和/或第一电路属性来调谐的至少一个第一存储装置。该存储器设备还包括与第二通道相关联并且根据第二设备属性和/或第二电路属性来调谐的至少一个第二存储装置。存储装置可以是配置成执行存储装置所叙述的功能的多层次STT-MRAM 204、组的第一集合302、402，和/或组的第二集合304、404。
[0051]尽管已阐述了特定电路系统，但是本领域技术人员应当领会，并非所有所公开的电路系统都是实践所公开的实施例所必需的。此外，某些众所周知的电路未被描述，以