制作非对称FinFET的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种制作非对称FinFET的方法。
【背景技术】
[0002]半导体器件尺寸的不断缩小是推动集成电路制造技术改进的主要因素。由于调整栅氧化物层的厚度和源/漏极的结深度的限制，很难将常规的平面MOSFET器件缩小至32nm以下的工艺，因此，已经开发出多栅极场效应晶体管(Mult1-Gate M0SFET)。多栅极场效应晶体管是一种将多个栅极并入到单个器件的M0SFET，这意味着，沟道在多个表面上被多个栅极包围，因此能够更好地抑制“截止”状态的漏电流。此外，多栅极场效应晶体管还能增强“导通”状态下的驱动电流。
[0003]典型的多栅极场效应晶体管为鳍形场效应晶体管(FinFET)，它使得器件的尺寸更小，性能更高。FinFET包括狭窄而独立的鳍片，鳍片在半导体衬底的表面延伸，例如，刻蚀到半导体衬底的硅层中。FinFET的沟道形成在该鳍片中，且鳍片之上及两侧带有栅极。
[0004]图1示意性地示出了包括现有的双栅极或FinFET的半导体器件100的立体图。如图中所描绘，该器件100可包括衬底101以及形成在衬底101上的掩埋绝缘层(BuriedInsulating Layer) 102。鳍片110形成在掩埋绝缘层102上,且其例如是由形成在掩埋绝缘层102上的硅层经光刻工艺形成的。鳍片110可包括源极和漏极111以及沟道区(未示出)。该沟道区可由栅极120A和120B覆盖。栅极120A和120B分别形成与鳍片110的相对的侧壁上，且栅极120A和120B可分别包括栅极介电层以及栅极材料层。以栅极120A为例，其包括依次形成在鳍片110的侧壁上的栅极介电层121A和栅极材料层122A。鳍片110的顶部表面可被盖帽层(Cap Layer) 112覆盖，该盖帽层112可由氮化物或类似材料形成。如图中所示的，可通过形成在盖帽层112上的电极材料连接栅极120A和120B。
[0005]栅极120A为主栅极，栅极120B为辅助栅极，其用于调节主栅极120A的阈值电压，以便动态地改变FinFET的阈值电压。漏电流-主栅极电压曲线(即Id-Vgl曲线)随着辅助栅极电压Vg2的增加而平稳地漂移。然而，具有此类结构的4T (4-Terminal )-FinFET相比较于3T-FinFET，S-斜率(S-slope)会出现劣化。
[0006]因此，为了解决该问题，本发明提供一种制作非对称FinFET的方法。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]为了解决现有技术中存在的问题，本发明提出了一种制作非对称FinFET的方法，包括:a)提供SOI衬底，所述SOI衬底包括半导体衬底、位于所述半导体衬底上的掩埋绝缘层以及位于所述掩埋绝缘层上的半导体材料层；b)在所述半导体材料层中形成露出所述掩埋绝缘层的第一开口 ；c)在所述第一开口内露出的所述半导体材料层的侧壁上形成第一介电层；d)在所述半导体材料层中形成不同于第一开口的第二开口，其中所述第一开口和所述第二开口之间的半导体材料层形成为鳍片；以及e)在所述第二开口内露出的所述半导体材料层的侧壁上形成第二介电层，其中所述第二介电层的厚度与所述第一介电层的厚度不同。
[0009]优选地，所述b)步骤中形成所述第一开口的方法包括:在所述半导体材料层上形成有图案化的核心材料层；在所述图案化的核心材料层的侧壁上形成间隙壁；以所述图案化的核心材料层和所述间隙壁为掩膜对所述半导体材料层进行第一刻蚀，以形成所述第一开口。
[0010]优选地，所述图案化的核心材料层的宽度为1nm到lOOnm，和/或所述图案化的核心材料层的厚度为20nm到200nm。
[0011]优选地，所述图案化的核心材料层为氮化物。
[0012]优选地，所述d)步骤中形成所述第二开口的方法包括:去除所述图案化的核心材料层；以所述间隙壁为掩膜对所述半导体材料层进行第二刻蚀，以形成所述第二开口。
[0013]优选地，所述第二刻蚀为采用四甲基氢氧化铵溶液进行的湿法刻蚀。
[0014]进一步优选地，所述甲基氢氧化铵溶液的质量百分比浓度为2%_20%。
[0015]优选地，所述半导体材料层中含有硅，所述第一介电层和所述第二介电层采用现场水汽生成退火和快速热处理中至少一种形成的。
[0016]优选地，所述第一介电层的厚度为10A-100A，和/或所述第二介电层的厚度为5A-50A。
[0017]优选地，所述半导体材料层为110面的绝缘体上硅。
[0018]本发明提供的方法能够在鳍片两侧形成不同厚度的栅极介电层，以解决现有技术中存在于某些器件中的S-斜率劣化的问题。此外，该方法在形成不同厚度的栅极介电层的同时能够完成鳍片的制作，因此简化了工艺步骤。
【附图说明】
[0019]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0020]图1为现有技术中的包括双栅极或FinFET的半导体器件的立体图；
[0021]图2示出了根据本发明一个实施方式制作非对称FinFET的工艺流程图；以及
[0022]图3A-3I示出了根据本发明一个实施方式制作非对称FinFET的工艺流程中各步骤所获得的器件的剖视图。
【具体实施方式】
[0023]接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0024]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0025]S-斜率与以下关系式有关:
[0026]S=60 (1+Y ),
[0027]其中Y =3Toxl/(3Tox2+Tgate)，Tgate为栅极的宽度-Joxl为双栅极的FinFET中的第一栅极的栅极介电层的厚度；Tox2为双栅极的FinFET中的第二栅极的栅极介电层的厚度。
[0028]在此基础上，本发明提出了非对称FinFET技术，即使Toxl不等于Τοχ2，以解决现有技术中存在的问题。在不同的FinFET器件中，可以令主栅极的栅极介电层的厚度大于辅助栅极的栅极介电层的厚度，或者令主栅极的栅极介电层的厚度小于辅助栅极的栅极介电层的厚度。具体地，本发明提供一种制作非对称FinFET的方法。
[0029]图2示出了根据本发明一个实施方式制作非对称FinFET的工艺流程图，图3Α-3Ι示出了根据本发明一个实施方式制作非对称FinFET的工艺流程中各步骤所获得的器件的剖视图。应当注意的是，FinFET器件中的部分器件结构可以由CMOS制作流程来制造，因此在本发明的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合图2和图3A-3I来详细说明本发明的制作方法。
[0030]执行步骤201，提供SOI衬底，该SOI衬底包括半导体衬底、位于所述半导体衬底上的掩埋绝缘层以及位于所述掩埋绝缘层上的半导体材料层。
[0031]如图3A所示，SOI衬底包括半导体衬底300、掩埋绝缘层301和半导体材料层302。在半导体衬底300中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底300中还形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PM0S)等。为了简化，此处仅以一空白矩形来表示半导体衬底300。
[0032]在半导体衬底300上形成有掩埋绝缘层301。在正常操作期间，掩埋绝缘层301有助于起到鳍片之间的隔离作用，此外还能够减小寄生的结电容，进而提高器件的速度。掩埋绝缘层301可以包括氧化物、氮化物或者氧氮化物。优选地，掩埋绝缘层301为掩埋氧化物(Buried Oxide)层。掩埋绝缘层301可以包括一个层或者具有相同或者不同组分的多个层。
[0033]在掩埋绝缘层301上形成有半导体材料层302。半导体材料层302用于经后续的光刻工艺形成FinFET器件的鳍片，半导体材料层302是由例如包含硅和/或锗的半导体材料形成的。优选地，半导体材料层302为110面的绝缘体上硅。
[0034]执行步骤202，在半导体材料层中形成露出掩埋绝缘层的第一开口。
[0035]在半导体材料层302中形成第一开口的方式有多种。作为示例，可以在半导体材料层302上形成光刻胶层，其中光刻胶层中具有第一开口图案。然后，以光刻胶层为掩膜，对半导体材料层302进行刻蚀至露出掩埋绝缘层301，以将图案转移至半导体材料层302中，在半导体材料层302中形成第一开口。
[0036]结合本发明提供的后续工艺步骤，在此提出一种优选的形成第一开口的方式，该方法有助于后续工艺中第二开口以及鳍片(下文将将详细描述)的制作。该优选方法包括以下步骤:
[0037]首先，参见图3B，在半导体材料层302上形成有图案化的核心材料层303，图案化的核心材料层303中具有开口 304。图案化的核心材料层303可以为氮化物，用于在后续的刻蚀半导体材料层302中起到掩膜作用。开口 304的宽度W1间接地限定了相邻的鳍片之间的间隔，下文中将提到的，鳍片之间的间隔还与待形成在图案化的核心材料层303的侧壁上的间隙壁有关。此外，从下文将详细描述的后续步骤中可以了解到，图案化的核心材料层303的宽度W2直接地限定了相邻的鳍片之间的间距，这样，根据待形成的FinFET器件中鳍片之间的间隔以及鳍片的宽度，可以合理地设置开口 304和图案化的核心材料层30