用于光刻叠对制作工艺的非对称补偿方法
【技术领域】
[0001]本发明涉及一种补偿方法，且特别是涉及一种用于光刻叠对制作工艺的非对称补偿方法。
【背景技术】
[0002]光刻叠对制作工艺是指半导体制作工艺中层对层之间的叠对制作工艺。依据电路线宽等特性，在芯片制造过程或制作工艺整合过程中，将庞杂的电路走线区分为不同光掩模层后进行曝光显影并叠置形成于芯片上。然而步进机台、晶片本身以及制作工艺环境都会造成层间光掩模图案叠合时产生位移和误差，这称为叠对误差。并且，随着关键尺寸不断缩小、晶片尺寸变大以及光掩模数目的增加，光刻叠对误差容忍度也越来越严苛。当光刻制作工艺的叠对误差超过误差容忍度时，则层间设计电路可能因为位移发生断路或是短路而无法通过电性测试而报废，进而影响产品良率。
[0003]对于传统光刻叠对(overlay)制作工艺而言，一般只提供对称的补偿方式来调整参数进而降低叠对误差。然而半导体制作工艺中，芯片上所具有的庞杂电路走线区大多包含有长宽相等的对称电路区域与长宽不等的不对称电路区域。传统的对称补偿方式为针对X轴偏移量(offset)与y轴偏移量进行相同参数的补偿，此种补偿方式仅适用于对长宽相等的对称电路区域进行光刻叠对的制作工艺中。但传统的对称补偿方式并无法满足长宽不等的不对称电路区域对于补偿后的精确度的要求。换句话说，对于具有长宽不等的不对称电路区域的芯片而言，对X轴偏移量与1轴偏移量进行相同参数的补偿方式并无法降低叠对误差。
[0004]有鉴于此，仍有必要提出一种新的补偿方式，以降低具有非对称电路区域的芯片于光刻叠对制作工艺之后的叠对误差。
【发明内容】
[0005]本发明的目的在于提出一种用于光刻叠对制作工艺的非对称补偿方法，以提升元件于光刻叠对制作工艺后的良率。
[0006]为达上述优点或其他优点，本发明提出一种用于光刻叠对制作工艺的非对称补偿方法，包括:提供第一基板，上述第一基板具有电路布局、第一光掩模图与第二光掩模图，其中第一光掩模图与第二光掩模图依序叠置于电路布局上，且第一光掩模图与第二光掩模图相对于电路布局具有X轴向可容许偏差范围与y轴向可容许偏差范围，其中X轴向可容许偏差范围不等于y轴向可容许偏差范围；获取第一光掩模图相对于第二光掩模图的座标偏移量；以及计算座标偏移量相对上述X轴向可容许偏差范围与上述1轴向可容许偏差范围的偏移差值，并将第一倍数的上述座标偏移量与第二倍数的上述偏移差值进行加总，以获得X轴向补偿参数与1轴向补偿参数作为最终补偿参数。
[0007]本发明另提出一种用于光刻叠对制作工艺的非对称补偿方法，包括:提供第一基板，上述第一基板具有电路布局、第一光掩模图与第二光掩模图，其中第一光掩模图与第二光掩模图依序叠置于电路布局上，且第一光掩模图与第二光掩模图分别相对于电路布局具有X轴向可容许偏差范围与1轴向可容许偏差范围，上述X轴向可容许偏差范围不等于上述y轴向可容许偏差范围；获取第一光掩模图相对于第二光掩模图的第一 X轴向偏移量与第一 1轴向偏移量；比对上述第一 X轴向偏移量与上述第一 1轴向偏移量是否分别落入上述的X轴向可容许偏差范围内与上述的1轴向可容许偏差范围内；计算上述第一 X轴向偏移量与上述第一 y轴向偏移量分别相对于上述X轴向可容许偏差范围与上述1轴向可容许偏差范围的偏移差值，以获得第二X轴向偏移量与第二y轴向偏移量；以及以第一倍数的第一 X轴向偏移量与第二倍数的第二 X轴向偏移量的总合，与第一倍数的第一 1轴向偏移量与第二倍数的第二 1轴向偏移量的总合，做为X轴向与y轴向的最终补偿参数，其中若第一X轴向偏移量及/或第一1轴向偏移量分别落入X轴向可容许偏差范围内与1轴向可容许偏差范围内，则第二 X轴向偏移量及/或第二1轴向偏移量分别为零。
[0008]综上所述，本发明的用于光刻叠对制作工艺的非对称补偿方法，适用于在对具有长、宽不对称元件区的电路布局的基板或晶片进行后续的光刻叠对制作工艺的过程中，进行非对称的补偿，以使得于光刻叠对制作工艺中所形成的数个光掩模图可以相对精确的相互叠置于所期望的电路布局的区域中，进而提升产品良率。
[0009]为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附的附图，作详细说明如下。
【附图说明】
[0010]图1为本发明的一实施例所绘示的用以解说本发明的用于光刻叠对制作工艺的非对称补偿方法的基板示意图。
[0011]符号说明
[0012]110:第一基板
[0013]120:电路布局
[0014]121:第一元件区
[0015]122:第二条状元件区
[0016]ΙδΟ:沟槽
[0017]130:第一光掩模图
[0018]140:第二光掩模图
[0019]±rx:x轴向可容许偏差范围
[0020]±ry:y轴向可容许偏差范围
[0021](aix, biy):座标偏移量
[0022](cjx, djy):偏移差值
【具体实施方式】
[0023]为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
[0024]图1为根据本发明的一实施例所绘示的用以解说本发明的用于光刻叠对制作工艺的非对称补偿方法的基板示意图。请参照图1。本发明的用于光刻叠对制作工艺的非对称补偿方法包括:首先，提供第一基板110，其中第一基板110上具有电路布局120、第一光掩模图130与第二光掩模图140，且第一光掩模图130与第二光掩模图140依序叠置于电路布局120上。上述第一光掩模图130相对于电路布局120具有X轴向可容许偏差范围±rx与y轴向可容许偏差范围±ry,且第二光掩模图140相对于电路布局120也具有x轴向可容许偏差范围±rx与y轴向可容许偏差范围±ry，其中上述X轴向可容许偏差范围±rx不等于y轴向可容许偏差范围土ry。
[0025]上述电路布局120例如具有多个第一元件区121与多个第二条状元件区122，如图1所示。上述多个第二条状元件区122配置于横向的两相邻第一元件区121之间，且纵向的两相邻第一元件区121之间间隔有沟槽150。上述第一元件区121的形状具有不对称的长度与宽度，例如是长方形。因此，第一光掩模图130的至少一端点与第二光掩模图140的至少一端点是被期望能位于第一元件区121的范围内，而不要位于第二条状元件区122的范围内。此外，由于第一元件区121的形状具有不对称的长度与宽度，因此第一光掩模图130的端点相对于电路布局120，以及第二光掩模图140的端点相对于电路布局120，则分别具有不相等的X轴向可容许偏差范围土^与7轴向可容许偏差范围土ry。值得一提的是，图1的基板示意图仅用来解说本发明的非对称补偿方法，但并不表示本发明的非对称补偿方法只适用在具有图1的电路布局的基板。
[0026]请继续参照图1。在提供第一基板110之后，接下来，获取第一光掩模图130相对于第二光掩模图140的座标偏移量(aix, biy),上述座标偏移量(aix, biy)包括第一 x轴向偏移量aix与第一 y轴向偏移量biy。
[0027]请继续参照图1。在获取座标偏移量(alx，bly)之后，接下来，比对第一 X轴向偏移量alx是否落入X轴向可容许偏差范围±rx内，以及比对第一 y轴向偏移量bly是否落入y轴向可容许偏差范围±ry内。并且，计算座标偏移量(aix, biy)中的第一 X轴向偏移量aix与第一 y轴向偏移量bly相对于X轴向可容许偏差范围土^与7轴向可容许偏差范围±ry的偏移差值(cjx, djy),以获得第二 X轴向偏移量cjx与第二 y轴向偏移量djy。其中若第一 X轴向偏移量aix落入X轴向可容许偏差范围±rx内，则第二 X轴向偏移量cjx的数值为零。若第一 y轴向偏移量bly落入y轴向可容许偏差范围±ry内，则第二 y轴向偏移量djy的数值为零。上述c]x、d]y的数值可依据下列运算式来进行运算:
[0028]在aix 彡 0 的情况下:若 aix>rx,则 c jx = aix-rx,但若 aix ( rx,则 c jx = 0 ；
[0029]在biy 彡 0