闪存存储单元及其制备方法
【技术领域】
[0001]本发明属于半导体器件的制造领域，涉及一种闪存存储单元及其制备方法。
【背景技术】
[0002]闪存存储器(Flash Memory，简称闪存)是一种发展很快的非挥发性半导体存储器，是一种可编程擦除、非易失性存储元件，既具有半导体存储器读取速度快、存储容量大的优点，又克服了切断电源便损失所存数据的缺陷，已成为业界研究的主流之一。闪存存储器已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。研制低功耗、具有高可靠性和能够快速存储的闪存存储器单元是闪存技术发展的重要推动力。
[0003]典型的闪存存储器主要是由浮栅(Floating Gate)与控制栅(Control Gate)所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层(Tunnel Oxide)相隔。
[0004]目前市场上流行的闪存阵列主要以NOR(或非门)型阵列结构和NAND (与非门)型阵列结构为主流，其中，NOR闪存存储器(NOR Flash)在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度。
[0005]请参阅图1至图4，现有技术中制备闪存存储单元时，首先，如图1的SlOl及图2所示，对半导体衬底301制备浅沟槽隔离302以隔离出有源区3011，其中，所述有源区3011表面自下而上依次形成有隧穿氧化层303、浮栅304及氮化硅硬掩膜305，且所述隔离结构302表面与所述浮栅304上的氮化娃硬掩膜305表面在同一平面上；而后，如图1的S102及图3所示，去除部分所述隔离结构302直至暴露所述浮栅304，之后去除所述第一硬掩膜305 ;然后，如图1的S103及图4所示，在步骤S102获得的结构表面形成阻挡氧化层306及控制栅307。
[0006]半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小，同时，随着器件的功能不断强大，半导体制造难度也与日俱增。
[0007]如何在小尺寸(0.13um或者以下)条件下保证稳定的闪存存储功能(擦写速度)和高可靠性成为了闪存存储器技术发展的前沿。其中，浮栅是最重要的部分，研究浮栅的特性是研究这类闪存存储器的核心。同时，栅的稱合系数(gate coupling rat1)研究或者说浮栅耦合电位的研究是最重要的环节，因为浮栅耦合电压决定了写入和擦除的能力和效率。
[0008]在现有技术中，如图4所示，闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限，从而影响栅的耦合系数的增加，导致较低的存储单元的额定漏电流(Driancurrent rating)和较低的闪存存储器的擦除速度。
【发明内容】
[0009]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储单元及其制备方法，用于解决现有技术中闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限影响栅耦合系数的增加从而导致较低的存储单元的额定漏电流和较低的闪存存储器的擦除速度的问题。
[0010]为实现上述目的及其他相关目的，本发明提供一种闪存存储单元的制备方法，所述制备方法至少包括以下步骤:
[0011]I)提供一自下而上依次形成有隧穿氧化材料层、浮栅材料层、第一硬掩膜、第二硬掩膜及光刻胶的半导体衬底，去除部分所述光刻胶直至暴露所述第二硬掩膜，以形成包括至少一个条状结构的光刻胶；
[0012]2)以所述光刻胶为阻挡层，依次刻蚀所述第二硬掩膜及第一硬掩膜，而后去除所述第二硬掩膜，以形成包括至少一个条状结构的第一硬掩膜；
[0013]3)在所述条状结构的第一硬掩膜两侧形成侧墙结构，而后去除所述第一硬掩膜并保留所述侧墙结构，以使所述浮栅材料层上形成有偶数个侧墙结构；
[0014]4)以所述侧墙结构为阻挡层刻蚀部分所述浮栅材料层至第一深度，而后去除所述侧墙结构，以形成具有偶数个凸起结构的浮栅材料层；
[0015]5)在所述浮栅材料层上自下而上依次形成第一硬掩膜及光刻胶，制备隔离结构将所述半导体衬底隔离出有源区，去除部分所述隔离结构直至暴露具有偶数个凸起结构的浮栅，而后去除所述第一硬掩膜，其中，所述有源区表面自下而上依次形成有隧穿氧化层、具有偶数个凸起结构的浮栅及第一硬掩膜；
[0016]6)在所述步骤5)获得的结构表面形成阻挡氧化层及控制栅。
[0017]可选地，当所述条状结构的光刻胶大于等于两个时，所述条状结构的宽度与条状结构的间距相等，且各该条状结构的宽度相等。
[0018]可选地，所述条状结构的横截面至少包括矩形。
[0019]可选地，所述第一深度与浮栅材料层的厚度的比值范围为O?I之间。
[0020]可选地，各该凸起结构的宽度相等。
[0021]可选地，所述第一硬掩膜的材料至少包括氮化硅；所述第二硬掩膜的材料至少包括氮化硅或氧化硅。
[0022]可选地，所述阻挡氧化层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为氧化娃，所述叠层结构的中间层为氮化娃。
[0023]可选地,所述半导体衬底的材料至少包括娃、娃锗、绝缘层上娃、绝缘层上娃锗或绝缘层上锗。
[0024]可选地，所述隔离结构为浅沟槽隔离或绝缘介质隔离。
[0025]本法明还提供一种闪存存储单元，至少包括:
[0026]通过隔离结构将半导体衬底隔离出的有源区；
[0027]自下而上依次形成在有源区上的隧穿氧化层、具有偶数个凸起结构的浮栅、阻挡氧化层及控制栅。
[0028]可选地，所述凸起结构与浮栅总厚度的比值范围为O?I之间。
[0029]可选地，各该凸起结构的宽度相等。
[0030]如上所述，本发明的闪存存储单元及其制备方法，具有以下有益效果:本发明巧妙的利用偶数个侧墙结构作为阻挡层，使位于其下的浮栅材料层形成偶数个且宽度相等的凸起结构，而后保留此凸起结构，并在所述浮栅材料层上制备闪存存储单元。与现有技术中的浮栅相比较，本发明中的具有偶数个凸起结构的浮栅的轮廓，有利于增大浮栅及控制栅的接触面积，以提高栅耦合系数，从而提高闪存存储器的额定漏电流及擦除速度。
【附图说明】
[0031]图1显示为现有技术中制备闪存存储单元的流程图。
[0032]图2至图4显示为现有技术中制备闪存存储单元时各步骤的结构示意图。
[0033]图5显示为本发明的闪存存储单元的制备方法的流程图。
[0034]图6至图18显示为本发明闪存存储单元及其制备方法在实施例一中各步骤的结构示意图，其中，图18为本发明实施例二中闪存存储单元的结构示意图。
[0035]图19至图23显示为本发明闪存存储单元及其制备方法在实施例三中各步骤的结构示意图，其中，图23为本发明实施例三中闪存存储单元的结构示意图。
[0036]元件标号说明
[0037]301、400半导体衬底
[0038]3011,4001有源区
[0039]302浅沟槽隔离
[0040]303,401隧穿氧化层
[0041]304、402浮栅
[0042]305氮化硅硬掩膜
[0043]306、409阻挡氧化层
[0044]307,410控制栅
[0045]403第一硬掩膜
[0046]404第二硬掩膜
[0047]405光刻胶
[0048]406侧墙结构
[0049]4021凸起结构
[0050]407隔离结构
[0051]408隔离槽
[0052]SlOl ?S103、S201 ?S206 步骤
【具体实施方式】
[0053]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0054]请参阅图5至图23。需要说明的是，以下具体实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0055]如何在小尺寸(0.13um或者以下)条件下保证稳定的闪存存储功能(擦写速度)和高可靠性成为了闪存存储器技术发展的前沿。其中，浮栅是最重要的部分，研究浮栅的特性是研究这类闪存存储器的核心。同时，