一种goa电路、显示装置和goa电路的驱动方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是涉及一种GOA电路、显示装置和GOA电路的驱动方法。
【背景技术】
[0002]阵列基板行驱动(G0A，Gate Driver On Array或Gate On Array)电路，是利用现有薄膜晶体管显示装置(TFT-LCD)阵列(Array)制程将栅线(Gate)行扫描驱动信号电路制作在阵列基板上，以实现对栅线逐行扫描的驱动方式的一项技术。其与传统的柔性电路板(COF)和玻璃电路板(COG)工艺相比，不仅节省了制作成本，而且还可以省去栅极方向邦定(Bonding)的工艺，对提升产能极为有利，并提高了显示装置的集成度。
[0003]在实际使用时，由于显示装置通常需要搭配触摸屏(Touch Panel)功能进行使用，因此GOA电路需要实现信号中停以配合触摸屏的功能，如配合触摸屏的扫描。通常情况下，GOA电路在实现信号中停后，需将显示装置进行黑屏唤醒，此时GOA电路需要在一段时间内将所有的栅线均设置为充电或导通状态，通过向数据线施加黑电压以清空像素电容中残留的电位，以使得显示装置的显示效果良好，此段时间称为栅线全开(All Gate On)阶段。但是现有技术中的GOA电路在实现All Gate On时会存在功能失效风险，进而不能稳定的实现 All Gate On 功能。
[0004]综上，现有技术中的GOA电路不能满足稳定地实现All Gate On功能的要求。
【发明内容】
[0005]本发明主要解决的技术问题是提供一种GOA电路、显示装置及GOA电路的驱动方法，能够稳定地实现All Gate On功能。
[0006]为解决上述技术问题，本发明采用的一个技术方案是，提供一种GOA电路，用于驱动显示装置。该GOA电路包括多个级联的GOA单元，第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电，第N级水平扫描线(G(N))连接一全开控制信号(GAS)，用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态，其中N为大于或等于I的正整数。
[0007]其中，第N级GOA单元包括一全开控制模块，该全开控制模块包括第一晶体管，第一晶体管的栅极与源极短接并接入全开控制信号(GAS)，第一晶体管的漏极与第N级水平扫描线(G(N))连接。
[0008]其中，第N级GOA单元还包括一级传模块，该级传模块包括第二晶体管，第二晶体管的栅极与第N级栅极信号点(Q(N))连接，第二晶体管的源极与第一时钟信号(CK(N))连接，用于在第N级栅极信号点(Q(N))打开第二晶体管时，将第一时钟信号(CK(N))作为级传信号(STN(N))通过第二晶体管的漏极传递至下一级GOA单元。
[0009]其中，第N级GOA单元包括第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块；第N级上拉控制模块的输出端连接至第N级栅极信号点(Q(N));第N级上拉模块的输入端连接第N级栅极信号点(Q (N))，第N级上拉模块的控制端接入第一时钟信号(CK(N))，第N级上拉模块的输出端连接第N级水平扫描线(G(N));第~级下拉模块的输入端与第N级下拉控制信号点(P(N))连接，第N级下拉模块的控制端连接第一电压信号，第N级下拉模块的输出端分别连接第N级栅极信号点(Q(N))和第N级水平扫描线(G(N));第N级下拉维持模块的控制端连接于第二时钟信号(CK(N+1)或第三时钟信号CK(N-1))，第N级下拉维持模块的输出端连接第N级下拉控制信号点(P(N));其中第N级上拉控制模块输出上拉控制信号至第N级栅极信号点(Q (N))，使得上拉模块响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N))上，当第N级水平扫描线(G(N))响应第一时钟信号(CK(N))充电后，第N级下拉维持模块将第二时钟信号(CK(N+1)或第三时钟信号(CK(N-1))输出至第N级下拉控制信号点(P(N))，使得下拉电路将第一电压信号分别传递至第N级栅极信号点(Q(N))和第N级水平扫描线(G (N))，实现第N级水平扫描线(G(N))的关闭状态，进而第N级下拉维持模块继续响应第二时钟信号(CK (N+1)或第三时钟信号CK(N-1))维持第N级水平扫描线(G(N))为关闭状态。
[0010]其中，第N级上拉控制模块包括第三晶体管、第四晶体管和第五晶体管；第三晶体管的栅极接入正向扫描信号(U2D)，第三晶体管的源极连接前一级GOA单元的水平扫描线(G(N-2))，第三晶体管的漏极连接第五晶体管的源极；第四晶体管的栅极接入反向扫描信号(D2U)，第四晶体管的源极连接后一级GOA单元的水平扫描线(G(N+2))，第四晶体管的漏极连接第五晶体管的源极；第五晶体管的栅极接入第四时钟信号(CK(N-2))，第五晶体管的漏极连接第N级栅极信号点(Q (N))。
[0011]其中，第N级上拉模块包括第六晶体管和第一电容器；第六晶体管的栅极连接第N级栅极信号点(Q(N))，第六晶体管的源极接入第一时钟信号(CK(N))，第六晶体管的漏极连接第N级水平扫描线(G(N));第一电容器的一端连接第六晶体管的栅极，电容器的另一端连接第N级水平扫描线(G (N))。
[0012]其中，第N级下拉模块包括第七晶体管和第八晶体管；第七晶体管的栅极连接第N级下拉控制信号点(P(N))，第七晶体管的源极接入第一电压信号，第七晶体管的漏极连接第N级栅极信号点(Q(N));第八晶体管的栅极连接第N级下拉控制信号点(P(N))，第八晶体管的源极接入第一电压信号，第八晶体管的漏极连接第N级水平扫描线(G(N));
[0013]第N级下拉维持模块包括第九晶体管、第十晶体管和第十一晶体管；第九晶体管的栅极连接正向扫描信号(U2D)，第九晶体管的源极接入第二时钟信号(CK(N+1))，第九晶体管的漏极连接十一晶体管的栅极；第十晶体管的栅极连接反向扫描信号(D2U)，第十晶体管的源极接入第三时钟信号(CK(N-1))，第十晶体管的漏极连接十一晶体管的栅极；第十一晶体管的源极接入第二电压信号，第十一晶体管的漏极连接第N级下拉控制信号点(P(N))0
[0014]其中，第N级GOA单元还包括下拉稳定模块，下拉稳定模块包括第十二晶体管，第十二晶体管的栅极接入全开控制信号(GAS)，第十二晶体管的源极接入第一电压信号，第十二晶体管的漏极连接第N级下拉控制信号点(P (N))。
[0015]为解决上述技术问题，本发明采用的另一个技术方案是，提供一种显示装置，该显示装置包括上述的GOA电路。
[0016]为解决上述技术问题，本发明采用的又一个技术方案是，提供一种GOA电路的驱动方法，该驱动方法包括以下步骤:
[0017]将GOA电路设置为多个级联的GOA单元，且设置第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电；
[0018]将第N级水平扫描线(G (N))连接一全开控制信号(GAS)，以实现在全开控制信号(GAS)的作用下所有GOA单元对应的水平扫描线(G(N))均为充电状态；其中N为大于或等于I的正整数。
[0019]本发明的有益效果是:本发明提供的GOA电路、显示装置及GOA电路的驱动方法，其是将GOA电路设置为包括多个级联的GOA单元，第N级GOA单元对显示区域的第N级水平扫描线(G(N))充电，通过将第N级水平扫描线(G(N))连接一全开控制信号(GAS)，用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态。与现有技术相比，本发明通过将每级水平扫描线均连接一全开控制信号(GAS)，使得在全开控制信号(GAS)有效时将对应的每级水平扫描线均形成充电或打开状态，以稳定地实现All GateOn功能。
【附图说明】
[0020]图1是本发明提供的一种GOA电路一实施方式中各GOA单元连接的结构示意图；
[0021]图2是图1中全开控制信号(GAS)与第N级GOA单元连接的具体电路的结构示意图；
[0022]图3是图1中级传模块与第N级GOA单元连接的具体电路的结构示意图；
[0023]图4是图1中第N级GOA单元的电路连接的结构示意图；
[0024]图5是图4中第N级GOA单元的具体电路连接的结构示意图；
[0025]图6是图5中第N级GOA单元在All Gate On阶段和正常显示阶段相关信号的波形示意图；
[0026]图7是本发明提供的一种显示装置一实施方式的结构示意图；
[0027]图8是本发明提供的GOA电路的驱动方法一实施方式的流程示意图。
【具体实施方式】
[0028]下面结合附图和实施方式对本发明进行详细说明。
[0029]请参阅图1，图1是本发明提供的一种GOA电路一实施方式中各GOA单元连接的结构示意图。如图1所示，该GOA电路包括多个级联的GOA单元，第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电，第N级水平扫描线(G(N))连接一全开控制信号(GAS)，用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态，其中N为大于或等于I的正整数。
[0030]其中，图1示例为包括四个GOA单元，分别是第N-2级、N-1级、N级，N+1级GOA单元，分别连接四个脉冲信号CK(N-2) XK(N-1) XK(N)和CK(N+1)，及第一电压信号VHl和第二电压信号VL2，且该四个GOA单元为隔行扫描驱动，进一步的，本实施方式还提供正向扫描驱动和反向扫描驱动，若为正向扫描驱动时，第N-2级、第N-1级、第N级和第N+1级GOA单元的输入端级传