信号或输入触发信号(或称栅极信号)分别为第N-4级、第N-3级、第N-2级和第N-1级GOA单元的水平扫描线(G(N-4))、(G(N_3))、(G(N_2))和(G(N-1))上的信号；若为反向扫描驱动时，第N-2级、第N-1级、第N级和第N+1级GOA单元的级传信号或输入触发信号分别为第N级、第N+1级、第N+2级和第N+3级GOA单元的水平扫描线(G(N))、(G(N+1))、(G(N+2))和(G(N+3))上的信号。
[0031]请参阅图2，图2是图1中全开控制信号(GAS)与第N级GOA单元电路连接的示意图。如图2所示，第N级GOA单元包括一全开控制模块200，该全开控制模块200包括第一晶体管PT1，其中，本说明书及所有附图以晶体管均为P型结型场效应管(JFET)为例进行说明，该第一晶体管PTl的栅极与源极短接并接入全开控制信号(GAS)，第一晶体管PTl的漏极与第N级水平扫描线(G(N))连接。
[0032]可以理解的是，当全开控制信号(GAS)为低电位时，第一晶体管PTl导通，将其源极的全开控制信号(GAS)传递至漏极，即第N级水平扫描线(G(N))也为低电位，进而将该级水平扫描线打开或呈充电状态。同理在All Gate On阶段时通过控制该全开控制信号(GAS)将全部GOA单元对应的所有水平扫描线均打开或呈充电状态，以在此时通过向数据线上施加黑电压而将像素电容中的残留电位清除，进而实现All Gate On功能。
[0033]请参阅图3，图3是图1中级传模块与第N级GOA单元电路连接的示意图。如图3所示，第N级GOA单元包括一级传模块300，该级传模块300包括第二晶体管PT2，该第二晶体管PT2的栅极与第N级栅极信号点(Q(N))连接，第二晶体管PT2的源极与第一时钟信号(CK(N))连接，用于在第N级栅极信号点(Q(N))打开第二晶体管PT2时，将第一时钟信号(CK(N))作为级传信号(STN(N))通过第二晶体管PT2的漏极传递至下一级GOA单元。
[0034]其中，结合图1所示隔行扫描驱动，可以理解的是，将第一时钟信号(CK(N))作为级传信号(STN(N))通过第二晶体管PT2的漏极传递至下一级GOA单元具体是传递至第N-2或第N+2级GOA单元。
[0035]其中，本实施方式中，通过级传信号(STN(N))传递至下一级GOA单元，能够避免现有技术在All Gate On阶段后进入正常显示时，扫描线电位可能不复位而导致的级传失误的问题。
[0036]请参阅图4，图4是图1中第N级GOA单元的电路连接的示意图。如图4所示，第N级GOA单元包括第N级上拉控制模块410、第N级上拉模块420、第N级下拉模块430和第N级下拉维持模块440;第N级上拉控制模块410的输出端连接至第N级栅极信号点(Q(N));第N级上拉模块420的输入端连接第N级栅极信号点(Q(N))，第N级上拉模块420的控制端接入第一时钟信号(CK (N))，第N级上拉模块420的输出端连接第N级水平扫描线(G (N));第N级下拉模块430的输入端与第N级下拉控制信号点(P (N))连接，第N级下拉模块430的控制端连接第一电压信号VHl，第N级下拉模块430的输出端分别连接第N级栅极信号点(Q(N))和第N级水平扫描线(G(N));第N级下拉维持模块440的控制端连接于第二时钟信号(CK (N+1)或第三时钟信号CK (N-1))，第N级下拉维持模块440的输出端连接第N级下拉控制信号点(P(N))；
[0037]其中，在正常显示阶段时，第N级上拉控制模块410输出上拉控制信号至第N级栅极信号点(Q (N))，使得上拉模块420响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N))上，当第N级水平扫描线(G(N))响应第一时钟信号(CK(N))充电后，第N级下拉维持模块440将第二时钟信号(CK(N+1)或第三时钟信号(CK(N-1))输出至第N级下拉控制信号点(P(N))，使得下拉模块430将第一电压信号VHl分别传递至第N级栅极信号点(Q(N))和第N级水平扫描线(G (N))，实现第N级水平扫描线(G(N))的关闭状态，进而第N级下拉维持模块440继续响应第二时钟信号(CK(N+1)或第三时钟信号CK(N-1))维持第N级水平扫描线(G(N))为关闭状态。
[0038]其中，在显示装置的正常显示阶段，第N级GOA单元的上拉控制模块410的输入端一般连接上一级GOA单元如第N+2或第N-2级GOA单元传递过来的级传信号或栅极信号即第N+2或第N-2级水平扫描线(G(N+2))或(G(N_2))上的信号，用于控制上拉模块420的打开时间点即输出上拉控制信号，上拉模块420用于响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N))以打开该级水平扫描线，用于向对应的数据线上施加当前帧图像正常显示所需的灰阶电压，当该行子像素接收灰阶电压进行显示后，第N级下拉维持模块440还在第二电压信号VL2的作用下将第二时钟信号(CK(N+1))或第三时钟信号(CK(N-1))输出至第N级下拉控制信号点(P (N))，进而通过第N级下拉模块430将第N级水平扫描线(G(N))设置为关闭状态，直到显示下一帧图像时再次打开该级水平扫描线。
[0039]其中，本实施方式中的GOA电路均以P型场效应管进行示例说明，则设置第一电压信号VHl为高电平，第二电压信号VL2为低电平。
[0040]请参阅图5，图5是图4中第N级GOA单元的具体电路连接的结构示意图。如图5所示，第N级上拉控制模块410包括第三晶体管PT3、第四晶体管PT4和第五晶体管PT5。
[0041]该第三晶体管PT3的栅极接入正向扫描信号(U2D)，该第三晶体管PT3的源极连接前一级GOA单元即第N-2级GOA单元的水平扫描线(G (N-2))，第三晶体管PT3的漏极连接第五晶体管PT5的源极。
[0042]第四晶体管PT4的栅极接入反向扫描信号(D2U)，第四晶体管PT4的源极连接后一级GOA单元即第N+2级GOA单元的水平扫描线(G(N+2))，第四晶体管PT4的漏极连接第五晶体管PT5的源极。
[0043]第五晶体管PT5的栅极接入第四时钟信号(CK(N_2))，第五晶体管PT5的漏极连接第N级栅极信号点(Q(N))。
[0044]其中，第N级上拉模块420包括第六晶体管PT6和第一电容器Cl ;
[0045]第六晶体管PT6的栅极连接第N级栅极信号点(Q (N))，第六晶体管PT6的源极接入第一时钟信号(CK (N))，第六晶体管PT6的漏极连接第N级水平扫描线(G (N));
[0046]第一电容器Cl的一端连接第六晶体管PT6的栅极，电容器Cl的另一端连接第N级水平扫描线(G(N))。
[0047]其中，第N级下拉模块430包括第七晶体管PT7和第八晶体管PT8。
[0048]第七晶体管PT7的栅极连接第N级下拉控制信号点(P (N))，第七晶体管PT7的源极接入第一电压信号VHl，第七晶体管PT7的漏极连接第N级栅极信号点(Q (N))。
[0049]第八晶体管PT8的栅极连接第N级下拉控制信号点(P (N))，第八晶体管PT8的源极接入第一电压信号VHl，第八晶体管PT8的漏极连接第N级水平扫描线(G (N))。
[0050]其中，通常在第一电压信号VHl与第N级下拉控制信号点(P(N))之间设置第二电容器C2以维持和存储第N级下拉控制信号点(P (N))的电位，使之更稳定。
[0051]其中，第N级下拉维持模块440包括第九晶体管PT9、第十晶体管PTlO和第^^一晶体管PTll ;
[0052]第九晶体管PT9的栅极连接正向扫描信号(U2D)，第九晶体管PT9的源极接入第二时钟信号(CK(N+1))，第九晶体管PT9的漏极连接^^一晶体管PTll的栅极；
[0053]第十晶体管PTlO的栅极连接反向扫描信号(D2U)，第十晶体管PTlO的源极接入第三时钟信号(CK(N-1))，第十晶体管PTlO的漏极连接第i^一晶体管PTll的栅极；
[0054]第^^一晶体管PTlI的源极接入第二电压信号VL2，第^^一晶体管PTlI的漏极连接第N级下拉控制信号点(P (N))。
[0055]其中，图5还示出了第N级GOA单元包括的全开控制模块200和级传模块300。
[0056]其中，第N级GOA单元还包括下拉稳定模块500，下拉稳定模块500包括第十二晶体管PT12，第十二晶体管PT12的栅极接入全开控制信号(GAS)，第十二晶体管PT12的源极接入第一电压信号VH1，第十二晶体管PT12的漏极连接第N级下拉控制信号点(P(N))。该下拉稳定模块500用于在All Gate On阶段时，由于全开控制信号(GAS)的作用而使得下拉模块430中的第N级下拉控制信号点(P(N))位于第一电压信号VHl的高电位，使得第八晶体管PT8和第十晶体管PTlO位于截止或关闭状态，进而第N级水平扫描线(G(N))仅受GOA单元中全开控制模块200的影响。
[0057]其中，在All Gate On阶段后进入正常显示阶段时，为了增加GOA电路的稳定性，在每级的下拉模块中设置第十三晶体管PT13和第十四晶体管PT14使得每级GOA单元电路中各节点的电位更稳定。具体的，在如图5所示的第N级GOA单元中，第十三晶体管PT13的栅极连接第N级栅极信号点(Q(N))，第十三晶体管PT13的漏极接入第一电压信号VHl，第十三晶体管PT13的源极连接第N级下拉控制信号点(P(N))。第十四晶体管PT14的栅极连接前一级GOA单元的水平扫描线，若正向扫描驱动时，则连接第N-2级GOA单元的水平扫描线(G (N-2))，若反向扫描驱动时，则连接第N