专利名称：基于双dsp双总线结构的高速密码卡的制作方法
技术领域：
本实用新型涉及电子信息领域，具体地说是一种应用于金融、电子政务、军工等需要保 障数据安全行业的基于双DSP双总线结构的高速密码卡。
背景技术：
人们都知道，数据的安全关系到企业的信息安全和商业利益，越来越多的企业开始重视 数据的加解密，目前已开发的密码卡受接口以及总线结构的影响，速度比较慢，主要存在以
下缺陷
现有的密码卡一般都是采用1个DSP芯片来负责数据的处理。
数据在DSP与加解密芯片之间的传输都采用同一条总线，大大影响了数据的输入输出。 发明内容
为了克服上述技术的不足，本实用新型提供一种基于双DSP双总线结构的高速密码卡， 该密码卡结构简单，在视频、音频等多媒体数据的加解密处理过程中可提高输入输出的速度 和性能，使用非常方便。
本实用新型解决其技术问题所采用的技术方案是设有数字信号处理器DSP，物理噪声源 丽G5和加解密芯片，其特征在于采用两个数字信号处理器DSP进行数据处理，每个DSP都搭 配独立的FLASH存储器，两个DSP与加解密芯片之间釆用双总线通讯，两个DSP与主机之间也釆 用双总线通讯，两个DSP之间连接双口RAM。
本实用新型的有益效果是，在视频、音频等多媒体数据的加解密处理过程中可提高输入 输出的速度和性能，结构简单，使用非常方便。
以下结合附图
和实施例对本实用新型进一步说明。 图l是本实用新型的结构框图。
图中1.数字信号处理器DSP， 2.数字信号处理器DSP, 3.加解密芯片SSX30-A, 4.双口RAM, 5.物理噪声源WNG5， 6.存储器FLASH, 7.存储器FLASH, 8. PCI总线。
具体实施方式
在图l中，本实用新型采用两个数字信号处理器DSP 1和DSP 2, DSP l负责数据的输入， DSP 2负责数据的输出，在数字信号处理器DSP 1上连接物理噪声源WNG5 5, DSP l搭配独立的 存储器FLASH 6, DSP 2搭配独立的存储器FLASH 7， DSP 1和DSP 2与加解密芯片SSX30-A 3之 间釆用双总线通讯，DSP 1和DSP 2与主机之间也采用双总线通讯，DSP 1和DSP 2之闾连接双 □RAM 4。
与数字信号处理器DSP 1连接的物理矂声源WNG5 5负责产生隨机数，^(为加密算法生成密 钥的依据；与数字信号处理器DSP 1连接的存储器FLASH 6存储数字信号处理器DSP l的内核程 序，与数字信号处理器DSP2连接的存储器FLASH7存储数字信号处理器DSP2的内核程序；在 数字信号处理器DSP 1和DSP 2之间连接的加解密芯片SSX30-A 3负责数据的加解密；在数字信 号处理器DSP 1和数字信号处理器DSP 2之间的双口RAM 4负责存储DSP 1和DSP 2之间的共用数 据；数字信号处理器DSP 1负贲向加解密芯片SSX30-A 3输入数据，数字信号处理器DSP 2负责 从加解密芯片SSX30-A 3读出数据。
权利要求1.一种基于双DSP双总线结构的高速密码卡，设有数字信号处理器DSP，物理噪声源WNG5，和加解密芯片；其特征在于采用两个数字信号处理器DSP进行数据处理，每个DSP都搭配独立的FLASH存储器，两个DSP与加解密芯片之间采用双总线通讯，两个DSP与主机之间也采用双总线通讯，两个DSP之间连接双口RAM。
2. 根据权利要求1所述的基于双DSP双总线结构的高速密码卡，其特征在于所说的两个DSP 一个负责数据的输入，另一个负责数据的输出。
专利摘要本实用新型涉及一种基于双DSP双总线结构的高速密码卡，属于电子信息领域，其技术特征在于设有两个数字信号处理器DSP进行数据处理，在其中一个数字信号处理器DSP上连接物理噪声源WNG5，每个DSP都搭配独立的FLASH存储器，两个DSP与加解密芯片之间采用双总线通讯，两个DSP与主机之间也采用双总线通讯，两个DSP之间连接双口RAM。本实用新型可应用于金融、电子政务、军工等需要保障数据安全的行业，在视频、音频等多媒体数据的加解密处理过程中可提高输入输出的速度和性能，结构简单，使用非常方便。
文档编号G09C1/00GK201413595SQ20092015807
公开日2010年2月24日 申请日期2009年6月5日 优先权日2009年6月5日
发明者孔庆贺, 建 柳, 连军政 申请人:山东渔翁信息技术股份有限公司