专利名称：驱动信号发生装置和图像显示装置的制作方法
技术领域：
本发明涉及按照等级数据来驱动包含半导体元件和电子发射元件的发光元件等负荷的驱动信号发生电路及图像显示装置。特别涉及适合于在同时多个驱动连接到具有电感分量和电容分量的布线上的发光元件等负荷的驱动信号发生电路及图像显示装置。
背景技术：
以往，已知配有将电子发射元件或LED或有机EL等发光元件多个矩阵布线的图像显示板的图像显示装置。使用这样的发光元件的图像显示装置为自发光型，所以在不需要背光方面、以及视野角宽大方面具有优势。
作为矩阵布线的发光元件的驱动方法，已知有脉冲宽度调制(PWM)、振幅调制(PAM)、组合脉冲宽度调制和振幅调制的方法，还提出各种用于进行该调制的电路结构。
可是，在现有的脉冲宽度调制和振幅调制中，如果等级(gradation)显示数增大，则在最小单位的LSB的脉冲宽度中需要高速操作，而在振幅值上需要高输出精度。因此，使用组合上述脉冲宽度调制和振幅调制的驱动方法。
但是，连接元件的矩阵布线包含电感分量和电容分量，在脉冲宽度调制、振幅调制或组合脉冲宽度调制和振幅调制的调制中对连接到包含该电感分量和电容分量的布线上的元件进行等级控制的方法中，在信号波形的上升时下降时产生阻尼振荡，存在与期望的波形不同的情况。
此外，在由多个并联设置的驱动信号发生电路来驱动如矩阵布线的图像显示板的信息信号电极那样并联设置的元件的情况下，如果同时驱动多个元件，则从驱动信号发生电路流入的电流值增加，存在因该电流值的差产生的输出电源的电压降和布线电阻产生的电压降对驱动各元件的信号产生的影响增大的问题。
发明内容
作为本申请的发明要解决的课题，可列举如下实现适于控制驱动信号的上升、下降或上升和下降两方的形状的驱动信号发生电路，而且即使在多个设置同样的驱动电路的情况下也可将电流时间性地分散并可防止电流集中的驱动信号发生电路，以及使用这些技术可实现合适的图像显示的图像显示装置。
首先，为了降低对应于高等级化的驱动时的阻尼振荡的影响，本发明人提出同时使用多级电源和脉冲宽度调制，以图2所示的台阶状上升台阶状下降的波形来驱动元件的方法。这里，以使用4级的电位源的情况来说明其一例。
在图2中，从V1至V4是V1＜V2＜V3＜V4，图中的1时隙的时间Δt和电位差V4-V3、V3-V2、V2-V1或V1-V0(V0是基准电位)组成的1块是输出相当1LSB的等级的波形。首先，第1等级输出V1电平的1块，在第2等级、第3等级中依次追加V1电平的块。之后的第4等级在第1等级的块上延迟1时隙并积累V2电平的块。第5等级追加V1电平的块，在第6等级中积累V2电平的块。重复进行以上操作，从V1电平向V2、V3、V4积累块，然后，再次重复进行从V1向V2、V3、V4积累块。在该驱动中，如果块的横方向(时间轴方向)的比特数为8比特，则纵方向(电压方向)的比特数为2比特，所以作为整体大致可表现10比特。此外，在上升时通过追加改变从V1至V2、从V2至V3、从V3至V4的台阶，下降时通过追加改变从V4至V3、从V3至V2、从V2至V1的台阶，来减小产生阻尼振荡的电流变化(＝dV/dt)，所以可降低阻尼振荡的影响。
根据本发明，可以实现驱动电路，该电路能够用简单的结构来产生具有台阶状地形成例如上述上升或下降形状的波形的驱动信号。
本发明的驱动信号发生电路之一如下构成。即，提供一种驱动信号发生电路，该驱动信号发生电路使用从V1至Vn(n为2以上的整数)的多级电位源(V(n-1)＜Vn)同时进行波峰值调制和脉宽调制，在与输入等级数据对应的波峰值为Vm(2≤m≤n；m是整数)的情况下，在上升时，2≤k≤m(k是整数)的各Vk输出与V(k-1)输出相比，在所述脉宽调制的单位时间的1时隙后输出，波峰值从截止电平至Vm依次台阶状地增加，在下降时，1≤k≤m-1的各V(k-1)输出与Vk输出相比，在1或2时隙后输出，波峰值从Vm至截止电平依次台阶状地减少，以具有台阶状的波形的驱动信号来对负载进行等级控制，该驱动信号发生电路包括启动脉冲输出电路，产生与启动V1输出同步的脉冲；结束脉冲输出电路，产生与结束Vm输出同步的脉冲；第1延迟电路，产生将与启动所述V1输出同步的脉冲依次延迟每1时隙的多个延迟输出；第2延迟电路，产生将与结束所述Vm输出同步的脉冲依次延迟每1时隙的多个延迟输出；形成控制信号的电路，设定与启动所述V1输出同步的脉冲、与结束所述Vm输出同步的脉冲、以及从所述各延迟输出至1≤k≤n的各Vk输出的脉冲宽度；以及脉冲宽度发生电路，根据所述控制信号来产生1≤k≤n的各Vk输出的脉冲宽度信号。
根据该电路，可用简单的结构来生成具有台阶状波形的驱动信号。这里，截止电平只要是即使负荷接受该电平的输入实质上也不被驱动的任何一个电平(该电平是即使提供用于脉冲宽度调制的最短的脉冲宽度负荷也不被驱动1等级的电平)就可以，从V1至Vn的各波峰值只要通过它们可选择负荷在分别不同的状态下实质上被驱动的电平就可以。即使对于最低波峰值V1，在该最低波峰值提供用于脉冲宽度调制的最短脉冲宽度的情况下，也可设定为负荷实质上被驱动(成为与一个等级数据对应的驱动状态)的电平。再有，施加电压来驱动负荷，但在以电位规定所述驱动信号的波形的信号电平(波峰值)的情况下，负荷上需要的电压作为负荷上施加的基础电位(是除了上述的基准电位以外的电位。翻译时请注意)(例如，如后述那样，该电位相当于矩阵驱动情况下的选择电位)和所述驱动信号的电位的电位差来提供。在以电流值规定所述驱动信号的波形的信号电平(波峰值)的情况下，负荷上需要的电压作为负荷上施如的基础电位和为了达到规定的电流值而提供所述驱动信号的信号电平的电位之间的电位差来提供。
为了分别进行等级控制而多个并联组合使用并联连接的负荷，最好采用以下结构所述启动脉冲输出电路从脉冲宽度控制区间内前半部分的第1定时和该脉冲宽度控制区间内后半部分的第2定时中至少选择与Vm输出的脉冲宽度对应的时间前的一个第3定时，来产生与开始V1输出同步的脉冲，所述结束脉冲输出电路从所述第1定时中至少选择与Vm输出的脉冲宽度对应的时间后的第4定时和所述第2定时的一个，来产生与结束Vm输出同步的脉冲。
根据该驱动信号发生电路，可以用简单的结构来生成具有台阶状的波形的驱动信号。此外，启动脉冲输出电路具有选择第1及第3定时的某一个来产生与开始V1输出同步的脉冲，所以在使用多个同样的电路的情况下，通过将这些电路适当分成基于第1定时产生驱动信号的电路和基于第3定时产生驱动信号的电路，可以将电流时间性地分散，防止电流的集中。
再有，在本发明中还包含以下的驱动信号发生电路。
即，提供一种驱动信号发生电路，产生驱动信号作为对发光元件进行等级控制的驱动信号，该驱动信号具有从对应于各个不同的发光状态的多个(n个)波峰值中选择信号电平的波形，该驱动信号发生电路包括电路A，输出与所述驱动信号波形的上升同步的上升信号；电路B，输出从所述上升信号开始每隔规定时间依次延迟的至少n-1个延迟信号；以及电路C，输出所述驱动信号，作为所述驱动信号，具有以下上升形状与所述上升信号同步，将信号电平从对应于所述发光元件变为关断状态的信号电平上升至所述n个波峰值中的最低波峰值，然后，在信号电平达到由输入的等级数据决定的规定波峰值之前，每隔规定时间将与所述各延迟信号同步的信号电平依次上升高1级的波峰值。
根据该结构，可以阶段性地进行驱动信号波形的上升。特别是使用延迟电路，所以不需要对每个波峰值都单独决定从各波峰值上升到下级的波峰值的定时。再有，按照驱动信号的各部分电平来决定各部分中的发光状态，在该发光状态在时间轴上进行视觉性地积分，可获得对应于亮度数据的亮度。此外，最好是采用所述各延迟信号每隔同一规定时间依次延迟的结构。
特别是在该结构中，包括电路D，输出与所述规定波峰值的所述驱动信号的下降同步的下降信号；以及电路E，从所述下降信号开始每隔规定时间依次延迟的至少n下降用延迟信号；所述电路C最好是采用以下结构与所述下降信号同步并将信号电平下降至比所述规定波峰值低1级的波峰值，然后，与按照所述输入的等级数据选择的所述各下降用延迟信号同步，将信号电平依次下降至低1级的波峰值。
根据该结构，不需要对每个波峰值单独计数维持时间来决定从各波峰值至下级波峰值的下降定时。再有，直至规定波峰值才使信号电平上升后，在所述下降部分进行从该规定波峰值的下降前，如果维持该规定波峰值，则容易进行控制。此外，所述各下降延迟信号最好是采用每隔相同的规定时间依次延迟的结构。
在该结构中，所述电路A最好是采用以下结构根据从外部输入的触发信号及上升位置数据按定时输出所述上升信号。
根据该结构，可以根据上升位置数据来变更驱动信号波形的上升定时，所以在使用多个同样的电路的情况下，如果适当错开这些电路中的驱动信号波形的上升定时，则可以将电流时间性地分散，防止电流的集中。
在本发明的优选实施例中，所述上升位置数据包括在多个驱动信号发生电路间指定与驱动信号波形的上升和下降的某一个定时一致的上升同步/下降同步切换信号；以及指定将下降同步时的驱动信号波形的上升定时从上升同步时的定时起延迟到哪个位置的数据。再有，如果上升同步时输入所述触发信号，则从所述电路A立即输出上升信号。
再有，以下结构也包含在本发明中。提供一种驱动信号发生电路，产生驱动信号作为对发光元件进行等级控制的驱动信号，该驱动信号具有从对应于各个不同的发光状态的多个n个波峰值中选择信号电平的波形，该驱动信号发生电路包括电路D，输出与从规定波峰值起波峰值低1级的信号电平的下降同步的下降信号；电路E，从所述下降信号起每隔规定时间输出依次延迟的至少n个用于下降的延迟信号；以及电路C，与与所述下降信号同步并将信号电平下降至比所述规定波峰值低1级的波峰值，然后，与按照所述输入的等级数据选择的所述各下降用延迟信号同步，具有将信号电平依次下降至低1级的波峰值的波形。
根据该结构，可以阶段性地进行驱动信号波形的下降。特别是使用延迟电路，所以不需要对每个波峰值都单独进行计数来决定从各波峰值下降至下级的波峰值的定时。
再有，在以上所述的各发明中，根据上升信号或下降信号，可以容易地产生比上升信号每隔延迟规定时间的延迟信号或比下降信号每隔延迟规定时间的延迟信号。
这里，所述下降用延迟信号的选择在所述规定波峰值是所述n个波峰值中低的波峰值起进行计数的第m个(m≤n)波峰值时，可以选择所述n个下降用延迟信号中的m-1个信号。通过选择所述n个下降用延迟信号中的m-1个信号(特别是选择所述n个下降延迟信号中的开头的m个延迟信号中的m-1个信号)，从而每隔规定时间输出比所述规定(最大)波峰值低的各波峰值，或者在所述规定时间的分两批的期间输出比所述规定波峰值低的各波峰值的某一个，除此以外的波峰值可以产生具有每所述规定时间输出的波形的驱动信号。具体地说，所述下降延迟信号的选择可选择比所述规定波峰值低的与所有波峰值的数同数的一连串的(从下降信号起每隔规定时间依次延迟)全部下降延迟信号，或选择除了该一连串延迟信号及接续它的一个延迟信号中的某一个信号以外的延迟信号(选择除了该一连串延迟信号及与其接续的一个延迟信号中的某一个信号以外的信号)。该选择根据等级数据进行。通过进行上述选择，可以形成与所有等级对应的波形。
例如，假设信号电平使用的波峰值为V1、V2、V3、V4(V1＜V2＜V3＜V4)。在等级数据是信号电平必需为V4状态的数据情况下，根据下降信号从V4下降至V3后，进行从V3至V2的下降，从V2至V1的下降，从V1至信号电平变为对应于非发光状态的电平的下降。如果选择从下降信号起每隔规定时间延迟的三个延迟信号，根据这些延迟信号进行上述各台阶的下降，则V3、V2、V1的信号电平分别维持规定时间后下降。除了从下降信号起每隔规定时间延迟的四个延迟信号中的最初延迟信号以外，选择剩余的三个延迟信号，根据这些延迟信号来进行各台阶的下降后，V3的信号电平维持两次规定时间，V2、V1的信号电平分别维持规定时间。除了从下降信号起每隔规定时间延迟的四个延迟信号中的第2延迟信号以外，选择剩余的三个延迟信号，根据这些延迟信号来进行各台阶的下降后，V3的信号电平维持规定时间，V2的信号电平维持两次规定时间，V1的信号电平维持规定时间。除了从下降信号起每隔规定时间延迟的四个延迟信号中的第3延迟信号以外，选择剩余的三个延迟信号，根据这些延迟信号来进行各台阶的下降后，V3及V2的信号电平分别维持规定时间，V1的信号电平维持两次规定时间。作为信号波形的上升部分的形状，通过选择以上的任何一个，可以实现对应于所有等级的波形。
在该结构中，所述电路D最好采用以基于从外部输入的触发信号和下降位置数据的定时来输出所述下降信号的结构。
根据该结构，可以台阶性地进行驱动信号波形的下降。由于使用半导体元件，所以不需要对每个波峰值完全单独地计数决定从各波峰值下降至下级的波峰值的定时。在本发明的优选实施例中，所述下降位置数据由所述上升同步/下降同步切换信号、以及以产生的驱动信号不超过规定的脉冲宽度控制区间设定的边界位置设定数据来构成。再有，上升同步上时的下降位置由输入的等级数据决定。
在以上中，发光元件指LED和有机EL元件，此外，包含如电子发射元件那样通过组合由荧光体等元件提供的能量进行发光的发光体而具有发光元件的功能的元件。再有，本发明在使用随着驱动通过元件流动电流的元件情况下特别有效。
再有，本申请包含以下发明。
即，提供一种图像显示装置，其特征在于，包括配置成矩阵状的多个扫描布线和多个调制布线；在所述扫描布线和所述调制布线交叉的各个位置上对应设置的发光元件；以及按照输入的亮度信号来产生对所述发光元件进行等级控制的驱动信号的驱动信号发生电路；所述驱动信号是通过将波峰值调制和脉冲宽度调制组合调制获得的信号，它具有以下波形从该驱动信号对应的亮度信号的等级值决定的上升的开始点起台阶状地依次增加波峰值，从不取决于该驱动信号对应的亮度信号的等级值的上升开始点起台阶状地依次增加波峰值，从不取决于所述等级值的下降开始点起台阶状地依次减少波峰值。
在波形内包于规定期间的情况下，在下降开始点之后，存在台阶状依次减少波峰值的时间，所以在该结构中下降的开始点在波形可以固定地设定在比规定期间的结束点之前的规定期间中。
再有，本申请包含以下发明。
即，提供一种图像显示装置，其特征在于，包括配置成矩阵状的多个扫描布线和多个调制布线；在所述扫描布线和所述调制布线交叉的各个位置上对应设置的发光元件；以及按照输入的亮度信号来产生对所述发光元件进行等级控制的驱动信号的驱动信号发生电路；所述驱动信号是通过将波峰值调制和脉冲宽度调制组合调制获得的信号，它具有以下波形在选择所述多个扫描布线的一个布线期间中，对连接于一个所述扫描布线的多个所述发光元件进行等级控制的多个所述驱动信号的一部分具有以下波形从该驱动信号对应的亮度信号的等级值决定的上升的开始点起台阶状地依次增加波峰值，从不取决于所述等级值的下降开始点起台阶状地依次减少波峰值，而其他驱动信号具有以下波形从该驱动信号对应的亮度信号的等级值决定的下降的开始点起台阶状地依次减少波峰值，在该下降的开始前，从不取决于所述等级值的上升开始点起台阶状地依次增加波峰值。
在该结构中，可以分散在一个扫描期间内流动的电流量，所以十分适用。
图1是表示本发明第1实施例的驱动信号发生电路的结构方框图。
图2是表示本发明要实现的驱动信号波形的一例的上升同步驱动信号波形的波形图。
图3是表示图1结构的具体例的电路图。
图4是表示图3中的解码电路的具体例的电路图。
图5是说明图3电路的工作的定时图。
图6是说明图3电路的工作的定时图。
图7是说明图3电路的工作的定时图。
图8是说明图3电路的工作的定时图。
图9是表示冷阴极电子发射的施加电压(Vf)和发射电流(Ie)之间关系的特性图。
图10是表示图1中的输出电路的具体例的电路图。
图11是说明图10的电路的工作的定时图。
图12是表示本发明的图像显示装置的结构例的示意图。
图13是表示本发明第2实施例的驱动信号发生电路的结构方框图。
图14是表示本发明要实现的下降同步驱动信号波形的一例的波形图。
图15是表示图13结构的具体例的电路图。
图16是说明图15的上升同步时的工作的定时图。
图17是说明图15的上升同步时的工作的定时图。
图18是说明图15的上升同步时的工作的定时图。
图19是说明图15的上升同步时的工作的定时图。
图20是说明图15的下降同步时的工作的定时图。
图21是说明图15的下降同步时的工作的定时图。
图22是说明图15的下降同步时的工作的定时图。
图23是说明图15的下降同步时的工作的定时图。
图24是说明将图15的电路并联连接m个状态的连接图。
图25是表示图15的电路的变形例的电路图。
具体实施例方式
(第1实施形态)下面用图1的标号来说明本发明优选的第1实施例，其特征在于输入同步时钟信号CLK、启动触发信号TRG、以及控制数据(这些控制数据根据所述输入等级数据来形成)，其中，同步时钟信号设定所述时隙的时间宽度，启动触发信号设定所述驱动信号的启动，而控制数据包含设定所述驱动信号的振幅Vm的第1数据信号PHM1…0、设定振幅为Vm的脉冲宽度的第2数据信号Data9…2、以及设定下降部的台阶形状的第3数据信号Data1…0；通过同步时钟信号CLK来至少控制启动脉冲发生电路1(电路A)、结束脉冲发生电路2(电路D)和延迟电路3(第1延迟电路(电路B)、第2延迟电路(电路E))，通过启动触发信号TRG来控制启动脉冲输出电路1，通过启动触发信号TRG及第2数据信号Data9…2来控制结束脉冲输出电路2，通过第3数据信号Data1…0及第1数据信号PHM1…0来控制解码器电路4(电路C的一部分，产生控制信号的电路)。
更具体地说，启动脉冲输出电路1根据启动触发信号TRG来产生与同步时钟信号CLK同步的启动脉冲STRT。
延迟电路2包括图3所示的计数器7和比较器8，计数器7通过启动触发信号TRG(在图3中为复位信号/RST)来复位，同时对同步时钟信号CLK进行计数，比较器8在计数器7的计数值与第2数据信号Data9…2一致时产生结束脉冲END。
延迟电路3原封不动地输出启动脉冲START(ST0)，同时输出对于2≤j≤n的各j将启动脉冲STAR延迟(j-1)时隙后的n-1个延迟输出ST1、ST2、ST3。而延迟电路3原封不动地输出结束脉冲END(ED0)，同时产生对于1≤j≤n的各j将结束脉冲END延迟j时隙后的延迟输出ED1、ED2、ED3、ED4。
再有，在以下的实施例中，从延迟电路原封不动地输出启动脉冲输出电路输出的启动脉冲，使驱动信号波形的最初的上升(V1输出)与其同步。即，启动脉冲输出电路成为启动脉冲输出电路。而结束脉冲输出电路也同样成为结束脉冲输出电路。再有，对于ST0、ED0来说，也可不经由延迟电路3而从启动脉冲输出电路和结束脉冲输出电路直接输出到解码器电路4。
此外，在以下的实施例中，与最低波峰值的V1的上升同步的ST0使用启动脉冲输出电路输出的启动脉冲，但也可以将启动脉冲输出电路输出的启动脉冲中产生α时隙(α≥0)的延迟的脉冲作为ST0。这种情况下，延迟输出ST1、ST2、ST3形成从ST0起每隔1时隙依次延迟的信号。而与亮度数据决定的最大波峰值的信号电平的下降同步的信号ED0使用结束脉冲输出电路输出的结束脉冲，但也可将结束脉冲输出电路输出的结束脉冲中产生α时隙(α≥0)的延迟的脉冲用作ED0。这种情况下，延迟输出ED1、ED2、ED3、ED4形成从ED0起每隔1时隙依次延迟的信号。
解码器电路4、脉冲宽度发生电路5和输出电路6构成输出具有规定波形的驱动信号的电路C。解码器电路4对基于第1数据信号PHM1…0及第3数据信号Data1…0的各Vk振幅输出将相当于启动脉冲ST0和延迟ST0后的n-1个延迟输出ST1～3中的一个脉冲选择为该Vk输出的输出启动脉冲STPk。ST0至ST3分别对应于STP1至STP4。将相当于结束脉冲ED0和延迟ED0后的n个延迟输出ED1～4中的一个脉冲选择为该Vk振幅输出的输出结束脉冲EDPk。ED1、ED2、ED3分别对应于DEP3、EDP2、EDP1，或ED1至DE4中的某三个依次与EDP3至EDP1对应。
脉冲宽度发生电路5将以各Vk输出的输出启动脉冲STPk的定时来接通，并且以输出结束脉冲EDPk的定时来关断的信号作为该Vk输出的脉冲宽度信号PWMk来输出。
本实施例还具有以下特征包括输出电路6，该输出电路根据脉冲宽度信号PWM1～4来产生各波峰值输出，在对于2以上的Vk输出同时产生接通信号的情况下，仅输出最大波峰值的输出。
此外，采用负荷为电子发射元件，通过将施加该驱动信号发射的电子照射到荧光体上来发光的结构。特别是作为电子发射元件，这里使用表面传导型发射元件。作为图像显示装置的结构，采用表面传导型发射元件作为电子发射元件，将电子发射元件用多条扫描布线及多条调制布线连接成矩阵状。在该结构中，对多条扫描布线进行扫描驱动，在选择的扫描布线上施加选择电位。将上述驱动信号发生电路分别连接到各调制布线，作为驱动连接到选择的扫描布线的多个负荷(元件；这里为电子发射元件)的信号，从各驱动信号发生电路对各调制布线供给驱动信号。驱动信号的信号电平的选择为电位选择，选择多个n个(以下的实施例中为4个)电位。各电位都为通过与所述选择的电位的电位差使负荷成为导通状态的电位，这里，所述电子发射元件为了在荧光体上产生发光而形成发射充分的电子的电位。再有，在非选择状态的扫描布线中，即使对连接到非选择状态的扫描布线的元件从所述调制布线施加所述多个n个电位中最大电位，仍提供实质上不驱动元件的电位。这里，在非选择状态的扫描布线中，即使对连接到非选择状态的扫描布线的电子发射元件从所述调制布线施加所述多个n个电位中的最大电位，作为非选择电位也不提供该电子发射元件为了在所述荧光体上产生发光而产生电子发射的电位。
本说明书中所说的驱动信号的波形的信号电平的大小(高低)，表示信号电平比某种状态大(高)，对负荷(发光元件)提供更大能量的电平。例如，作为驱动信号的信号电平的电位，在提供比选择电位低的电位，通过它们的电位差来对负荷提供能量的情况下，意味着信号电平比某个状态高，以及信号电平的电位比某个状态低。
作为信号电平，可选择电位，也可以选择电流值。在选择电流值的情况下，设置多个电流源来代替输出电路6的多个电位源，根据本发明来控制各电流源流动规定电流(包含吸入电流的情况)的期间，可以对负荷供给各电流源流动的电流之和。
根据本发明，减小驱动信号上升时和/或下降时产生阻尼振荡的电流变化(＝dV/dt)，降低这些阻尼振荡，所以可以简单并且低成本地实现产生具有有效的台阶状上升和/或下降波形的驱动信号的电路。即使是连接到具有电感分量和电容分量的布线上的负荷，无论其种类如何，本发明的驱动信号发生电路都适用于驱动。其中，在使用电子发射元件的元件、LED和有机EL等驱动时通过元件来驱动电流流过的发光元件时特别有效。
(第1实施例)以下，说明本发明的实施例。图1表示本发明一实施例的驱动信号发生电路。该电路用于驱动在多个列方向(调制)布线和多个行方向(扫描)布线的交点上构成电子发射元件的矩阵显示的各电子发射元件。在图1中，1是启动脉冲发生电路，2是结束脉冲发生电路，3是延迟电路，4是解码电路，5是脉冲宽度发生电路，6是输出电路。根据本结构，如图2所示，形成兼用脉冲宽度调制(PWM)和脉冲振幅调制(PAM)的等级波形(驱动信号波形)。在图2中，斜线部表示等级的增加部分。这里，使用从V1至V4的电位选择驱动来实现4级振幅(波峰值)，作为整体的等级，说明输出相当10比特的等级的电路。再有，作为驱动信号的波形的信号电平的基准的基准电位对应于施加在扫描布线上的电位而确定为可以抑制不需要的发光的电平就可以。这里，设基准电位为地电位。
在图1中，为了形成图2所示的等级波形，将使各电路的定时同步的同步信号CLK输入到启动脉冲发生电路1、结束脉冲发生电路2、延迟电路3及PWM发生电路5。还有同步信号CLK被输入到解码电路4的情况。触发信号TRG作为定时信号被输入到启动脉冲发生电路1和结束脉冲发生电路2。
脉冲宽度控制信号Data9…0是控制驱动信号波形的时间宽度的10比特的控制信号(数据)，脉冲高度控制信号PHM1…0是控制驱动信号波形的振幅(驱动信号的信号电平)的2比特的控制信号(数据)。脉冲高度控制信号PHM1…0表示驱动信号波形的最大波峰值(Vm)是1～4电平即波峰值为V1至V4的某一个，脉冲宽度控制信号Data9…0的高8比特以来自上升位置(启动脉冲发生定时)的时隙数(0～255)表示驱动信号波形的下降位置(结束脉冲发生定时)，低2比特表示该下降部的台阶形状是‘没有’延迟时隙宽度为2的电平(在下降部的台阶形状中，维持2时隙的波峰值)还是1～3电平的哪一个。根据相当所述10比特的等级数据，由微处理器或图像控制器等未图示的显示控制装置来形成这些控制信号，并输入到该驱动信号发生电路。
在脉冲宽度控制信号Data9…0中，高8比特(Data9…2)被输入到结束脉冲发生电路2，低2比特(Data1…0)和脉冲高度控制信号PHM1…0被输入到解码电路4。
在本实施例中，为了表现数据比特长度R＝10的等级数据，使用P＝10比特(Data9…0)，在0～259个的范围中脉冲宽度控制时隙宽度Δt的单位脉冲，使用Q＝2比特(PHM1…0)在1～4电平即波峰值为V1至V4的范围中振幅控制波高电平(实际上，Q＝2比特也影响脉冲宽度控制)。即，为了显示10比特的图像数据，上述R、P、Q的各数据具有R＜P+Q的关系。
在R＝P+Q的情况下，例如，如果在振幅控制上使用高2比特，用其余的8比特进行脉冲宽度的控制，则在使驱动信号波形的下降部形成台阶状的情况下，不能表现10比特的所有图像数据。即，等级数下降。但是，在本实施例中，如R＜P+Q那样，用P＝10比特进行脉冲宽度的控制，由此，可以表现R＝10比特的所有等级数据。
这里，将本发明的数字信号处理的流程归纳如下。
首先，根据10比特的等级数据，生成由表示波形的脉冲宽度的脉冲宽度子字和表示所述多个波峰值中使用的波峰值的波峰值子字(该子字不包含脉冲宽度信息)组成的12比特的数字视频字。
接着，将12比特的数字视频字分割成多个子字的10比特的脉冲宽度子字和2比特的波峰值子字，并被输入到各个驱动信号发生电路。
进而，各子字通过驱动信号发生电路经过驱动信号波形的脉冲宽度所对应的有效时间，被变换成脉冲宽度控制信号PWM1～PWM4，输入作为脉冲宽度控制信号PWM1～PWM4，通过输出电路6来输出施加于发光元件的驱动信号。
在本实施例中，表示波形的脉冲宽度的脉冲宽度子字由对应于输出驱动信号的波形中的规定波峰值的期间的子字(Data9…2)和表示驱动信号的波形的终端部形状的子字(Data1…0)构成。
启动脉冲发生电路1和结束脉冲发生电路3分别产生的START信号和END信号通过延迟电路3分别产生0～多个级延迟的信号ST0～ST3及ED0～ED3的多个信号。使用对该延迟信号ST0～ST3及ED0～ED4通过脉冲宽度控制信号的低比特(Data1…0)和脉冲高度控制信号PHM1…0进行解码所获得的信号STP1～4及EDP1～4信号，从PWM发生电路5输出分别对应于V1～V4的脉冲宽度信号(PWM1～4)。产生以上信号的电路的一例示于图3。
在图3中，启动脉冲发生电路1由D触发器(延迟触发器；在本说明书中将触发器称为FF)和“与”门构成，结束脉冲发生电路2由8比特计数器和8比特比较器构成，延迟电路3由构成第1延迟电路的三个D-FF(分别输出ST1、ST2、ST3)、以及构成第2延迟电路的四个D-FF(分别输出ED1、ED2、ED3、ED4)来构成，延迟电路4由各门电路构成，PWM发生电路5由JK-FF构成。
这里，通过使用延迟电路3和基于亮度数据来选择延迟输出的解码电路4的结构，结束脉冲发生电路2是一个置位计数器和比较器这样的简单结构，可以形成分别控制从脉冲宽度发生电路5输出4级的各电位的脉冲宽度的信号。再有，图3中触发信号作为复位信号(/RST)被输入到启动脉冲发生电路1的D-FF及结束脉冲发生电路2的计数器。复位信号上附加的切口(/)表示复位信号为负逻辑的信号，即常时为H电平，在变为L电平时对所述D-FF及计数器7进行复位。
在图3中，用于使各电路的定时同步的同步信号CLK被输入到启动脉冲发生电路1、结束脉冲发生电路2、延迟电路3及PWM发生电路5。同步信号CLK按照需要也被输入到解码电路4。触发信号/RST作为启动脉冲发生电路1和结束脉冲发生电路2的定时信号来输入。脉冲宽度控制信号Data(9…2)是控制驱动信号波形的时间宽度(脉冲宽度)的控制信号(数据)，脉冲高度控制信号PHM1…0是控制振幅(波峰值)的控制信号。在脉冲宽度控制信号Data9…0中，高8比特(Data9…2)被输入到结束脉冲发生电路2，低2比特(Data1…0)和脉冲高度控制信号PHM1…0被输入到解码电路4。
启动脉冲发生电路1和结束脉冲发生电路2分别产生的START信号和END信号通过延迟电路3被0至多级延迟，产生ST0～ST3信号和ED0～ED4信号的多个信号。使用对该延迟信号ST0～ST3和ED0～ED4通过Data1…0和波峰值数据PHM1…0的控制信号进行解码所获得的信号STP1～4及EDP1～4信号，从PWM发生电路5输出分别对应于V1～V4的脉冲宽度信号(PWM1～4)。图4表示图3的解码电路4的结构。
下面使用图5～图8来说明图3的电路功能。图5是Data9…0＝0000011100b时的定时图，图6是Data9…0＝0000011101b时的定时图，图7是Data9…0＝0000011110b时的定时图，图8是Data9…0＝0000011111b时的定时图。PHM1…0信号是控制使用的驱动电压(信号电平的波峰值)的控制信号，作为驱动信号波形，在仅使用V1的情况下，输PHM1…0＝00b，作为驱动信号波形，在使用V1～V2的情况下，输入PHM1…0＝01b，作为驱动信号波形，在使用V1～V3的情况下，输PHM1…0＝10b，作为驱动信号波形，在使用V1～V4的情况下，输PHM1…0＝11b。图5～图8是作为驱动信号波形使用V1～V4的所有电位的情况，作为PHM1…0，输11b。
首先，根据图5的Data9…0＝0000011100b时的定时图来说明图3的电路功能。根据输入到启动脉冲发生电路1的CLK信号和/RST信号来输出启动脉冲START。根据输入到结束脉冲发生电路2的计数器7的CLK信号和/RST信号来复位计数器，CLK信号从0起重新被计数，输出与CLK信号同步的计数值(图5的计数器)。用比较器比较该计数器的值和Data9…0的高8比特的Data9…2的值，在相等时产生结束脉冲END。此时的Data9…2的值相当于从启动脉冲至V4的结束脉冲的计数值。
接着，启动脉冲发生电路1产生的START信号和结束脉冲发生电路2产生的END信号被输入到延迟电路3后，输出与CLK信号同步的ST0～ST3、ED0～ED4的信号。
进而，根据输入到解码电路4的ST0～ST3、ED0～ED4的信号和Data1…0信号(＝00b)及PHM1…0信号(＝11b)，输出对PWM发生电路5的各JK-FF的输入信号ST01～4、EDP1～4信号，从PWM发生电路5产生各电位的PWM输出波形PWM1～PWM4。
相对于该图5，在图6的Data9…0＝0000011101b时，EDP1信号成为比图5的Data9…0＝0000011100b时延迟1CLK(＝1时隙)的信号，PWM1的信号也增长1CLK。
在图7的Data9…0＝0000011110b时，EPD2信号再延迟1CLK，PWM2的信号增长1CLK。PWM1的信号与图6相同。
同样，在图8的Data9…0＝0000011111b时，EPD3信号再延迟1CLK，PWM3的信号增长1CLK。PWM2和PWM1的信号与图7相同。
如上所述，通过图3的电路可以形成图2的等级波形。
但是，本发明不限于图3的电路。PWM电路5可以由RS-FF构成，解码电路5也可以由其他结构电路来形成。
通过图1所示的电路结构，特别是通过延迟电路3、解码电路4的结构，可以小型地构成电路规模容易增大的结束脉冲发生电路2的计数器和比较器部。
冷阴极电子发射元件的施加电压(Vf)-发射电流(Ie)特性示于图9。冷阴极电子发射元件在某个阈值电压Vth以上时发射电子。这里，作为发射电流Ie＝I1时的施加电压与选择电位的电位差，将施加在元件上的电位设定为V4，作为Ie＝I1半导体元件/4时的施加电压与选择电位的电位差，将施加在元件上的电位设定为V3，作为Ie＝I1驱动信号发生装置/2时的施加电压与选择电位的电位差，将施加在元件上的电位设定为V2，作为Ie＝I1驱动信号发生装置/4时的施加电压与选择电位的电位差，将施加在元件上的电位设定为V1，从而可以用图2所示的驱动信号波形来表现等级。
在本实施例中，说明了驱动作为发光元件一例的冷阴极电子发射元件的情况，但即使在驱动其他发光元件和半导体元件的情况下，也可以用图2所示的驱动信号波形进行等级表现，可以使用本实施例的电路结构。
图10表示图1的输出电路6的具体例。在图10的电路中，电位V1～V4为0＜V1＜V2＜V3＜V4，分别对应于PWM输出波形PWM1～PWM4来输出。PWM1～PWM4通过未图示的信号电平变换电路分别变换成TV1～TV4，以便适合于对Q1～Q4的输入。但是，对于输出电路6的结构来说，不使用电平变换电路，而将PWM1～PWM4原封不动地用于TV1～TV4也可以。TV1～TV4在定时上与PWM1～PWM4相同。Q1～Q4是通过对应于该TV1～TV4导通而将各自电位V1～V4输出到输出端子OUT的晶体管或双晶体管。PWM发生电路5的输出PWM1～PWM4所对应的TV1～TV4通过逻辑电路施加在各晶体管Q1～Q4的栅极GV1～GV4上，以便即使它们中的两个以上为H电平，也不使两个以上的晶体管Q1～Q4同时导通，并且在对应于高电平的TV1～TV4的电位V1～V4中仅最大的电位被输出到输出端子OUT上。图11表示TV1～TV4、GV4～GV0及OUT的波形的一例。
图12表示本实施例的图像显示装置的结构。
1201是形成电子发射元件的电子源。1206是调制电路，以上说明的驱动信号发生电路对应于各调制布线1203来设置。1205是对扫描布线1204进行扫描驱动的电路，将选择电位提供给选择的扫描布线，将非选择电位提供给非选择状态的扫描布线。1202是荧光体。对应于扫描布线1204及调制布线1203的各交叉点来设置电子发射元件，提供所述驱动信号来使各电子发射元件发射电子。通过该发射的电子来使荧光体发光而显示图像。
根据举出以上具体例说明的本发明，可以用简单、抑制成本的电路实现台阶状上升和/或下降的驱动信号波形。
(第2实施形态)本发明的第2优选实施例用图13的标号说明时，其特征在于，输入设定时隙的时间宽度的同步时钟信号CLK；设定驱动信号的启动的启动触发信号TRG；以及控制数据，包含设定所述驱动信号的波峰值Vm的第1数据信号PHM1…0、设定波峰值为Vm的脉冲宽度的第2数据信号Data9…2、设定下降部的台阶形状的第3数据D1…0、以及上升同步/下降同步切换信号FR(这些控制数据根据所述输入等级数据来形成)，还包括计数器7，该计数器根据启动触发信号TRG来对复位的同步时钟信号CLK进行计数，根据同步时钟信号CLK，至少控制启动脉冲发生电路1(电路A)、结束脉冲发生电路2(电路D)、延迟电路3(第1延迟电路(电路B)、第2延迟电路(电路E))，根据启动触发信号TRG、计数器输出和上升同步/下降同步切换信号FR来控制启动脉冲发生电路1，根据启动触发信号TRG、第2数据信号DATA9…2和上升同步/下降同步切换信号FR来控制结束脉冲发生电路2，根据第3数据信号Data1…0及第1数据信号PHM1…0来控制解码电路4(电路C的一部分，产生控制信号的电路)，并且下降同步时的第2数据信号Data9…2作为Vm输出的后缘边界位置设定数据和上升时的第2数据Data9…2之差的数据。例如，边界位置设定数据是所有比特为“1”的Full Data的情况下，即是P比特数据的2P-1的情况下，下降同步时的第2数据信号Data9…2成为上升时的所述第2数据信号Data9…2的补数。
对与第1实施例相同的结构使用相同的标号，并适当省略说明。
更具体地说，参照图15，启动脉冲发生电路1包括根据启动触发信号(在图15中为复位信号/RST)来产生与同步时钟信号CLK同步的第1脉冲的启动脉冲发生电路18；在计数器7的计数值和第2数据信号Data9…2一致时产生第2脉冲的比较器19；以及根据上升同步/下降同步切换信号FR将第1及第2脉冲的一个脉冲选择为启动脉冲START的第1选择电路20。
结束脉冲发生电路2包括根据上升同步/下降同步切换信号FR来选择第2数据Data9…2和边界位置设定数据(11111111b)中的一个数据的第2选择电路22；以及在该第2选择电路12的输出数据和计数器7的计数值一致时产生结束脉冲END的比较器21。
延迟电路3将启动脉冲START原封不动地输出(ST0)，同时对于2≤j≤n的各j输出将启动脉冲START延迟(j-1)时隙所得的n-1个延迟输出ST1、ST2、ST3。延迟电路3还原封不动地输出结束脉冲END(ED0)，同时对于1≤j≤n的各j输出将结束脉冲END延迟j时隙所得的n个延迟输出ED1、ED2、ED3、ED4。
再有，在后述的实施例中，从延迟电路原封不动地输出启动脉冲发生电路输出的启动脉冲，使得驱动信号波形的最初的上升(V1输出)与其同步。即，启动脉冲发生电路为成为启动脉冲输出电路。再有，对于ST0、ED0来说，也可以不经由延迟电路3，而从启动脉冲发生电路及结束脉冲发生电路直接输出到解码电路4。
在后述的实施例中，与最低波峰值的V1的上升同步的信号ST0使用启动脉冲发生电路输出的启动脉冲，但也可以将启动脉冲输出电路输出的启动脉冲上产生α时隙(α≥0)的延迟所得的脉冲用作ST0。这种情况下，假设延迟输出ST1、ST2、ST3为从ST0起顺序每次延迟1时隙的信号。与由亮度数据决定的最大波峰值的信号电平的下降同步的信号ED0使用结束脉冲发生电路输出的结束脉冲，但也可以将结束脉冲输出电路输出的结束脉冲上产生α时隙(α≥0)的延迟所得的脉冲用作ED0。这种情况下，假设延迟输出ED1、ED2、ED3、ED4为从ED1起顺序每次延迟1时隙的信号。
解码电路4根据第1数据PHM1…0及第3数据Data1…0对于各Vk输出将相当于启动脉冲的ST0和延迟ST0所得的n-1个延迟输出ST1～ST3中的一个选择为该Vk输出的输出启动脉冲STPk。从ST0至ST3分别对应于STP1至STP4。此外，在相当于结束脉冲的ED0及对ED0延迟n个的延迟输出ED1～4中将一个脉冲选择作为该Vk输出的输出结束脉冲EDPk。ED0对应于EDP4。此外，ED1、ED2、ED3分别对应于EDP3、EDP2、EDP1，或者从ED1至ED4中的任三个依次对应于EDP3至EDP1。
脉冲宽度发生电路以各Vk输出的输出启动脉冲STPk的定时接通，并将以输出结束脉冲EDPk的定时截止的信号作为该Vk输出的脉冲宽度信号PWM1～PWM4来输出。
本实施形态还有根据脉冲宽度信号PWM1～4来产生各波峰值输出的输出电路，其特征在于，在对于两个以上的Vk输出同时产生导通信号的情况下，仅产生最大波峰值的输出。
此外，在本实施形态中，与第1实施形态同样，采用负荷为电子发射元件，将通过施加该驱动信号而发射的电子照射到荧光体上来进行发光的结构。特别是作为电子发射元件，这里使用表面传导型发射元件。此外，作为图像显示装置的结构，与第1实施形态同样，采用表面传导型发射元件作为电子发射元件，将电子发射元件用多个扫描布线及多个调制布线连接成矩阵状。
作为信号电平，可以是选择电位的电平，也可以是选择电流值的电平。在选择电流值的情况下，设置多个电流源来代替输出电路6的多个电位源，根据本发明来控制各电流源流动规定电流值(包括吸入电流的情况)的期间，对负荷供给各电流源流动的电流之和就可以。
(第2实施例)以下，说明本发明的实施例。图13表示本发明一实施例的驱动信号发生电路。该电路例如在各列方向布线上都使用1电路，以便驱动在多个列方向(调制)布线和多个行方向(扫描)布线的交点上构成电子发射元件的矩阵显示的各电子发射元件。在图13中，1是启动脉冲发生电路，2是结束脉冲发生电路，3是延迟电路，4是解码电路，5是PWM电路，6是输出电路，7是计数器电路。根据本结构，如图2和图14所示，形成兼用脉冲宽度调制(PWM)和脉冲振幅调制(PAM)的等级波形(驱动信号波形)。在图2和图14中，斜线部表示等级的增加部分。此外，图2表示与施加在多个列方向布线上的等级波形的上升位置同步的上升同步波形，图14表示与施加在多个列方向布线上的等级波形的下降位置同步的下降同步波形。这里，使用从V1至V4的电位选择驱动来实现4级振幅(波峰值)，作为整体的等级，说明输出相当10比特的等级的电路。再有，作为驱动信号的波形的信号电平的基准的基准电位对应于施加在扫描布线上的电位而确定为可以抑制不需要的发光的电平就可以。这里，设基准电位为地电位。
为了用同一电路结构形成图2及图14所示的等级波形，在图13中，将使各电路的定时同步的同步信号CLK输入到计数器电路7、启动脉冲发生电路1、结束脉冲发生电路2、延迟电路3及PWM发生电路5。同步信号CLK还有被输入到解码电路4的情况。触发信号TRG作为定时信号被输入到计数器电路7、启动脉冲发生电路1和结束脉冲发生电路2。而且，上升同步/下降同步切换信号FR被输入到启动脉冲发生电路1及结束脉冲发生电路2。
脉冲宽度控制信号Data9…0是控制驱动信号波形的时间宽度的10比特的控制信号(数据)，脉冲高度控制信号PHM1…0是控制驱动信号波形的振幅(驱动信号的信号电平)的2比特的控制信号(数据)。上升同步/下降同步切换信号FR是1比特的信号，“0”表示上升同步，“1”表示下降同步。脉冲高度控制信号PHM1…0表示驱动信号波形的最大波峰值(Vm)是1～4电平即波峰值为V1至V4的某一个。如果是上升同步时(FR＝0)，则脉冲宽度控制信号Data9…0的高8比特以来自上升位置(启动脉冲发生定时)的时隙数(0～255)表示驱动信号波形的下降位置(结束脉冲发生定时)，而如果是下降同步时(FR＝1)，则用时隙数(0～255)表示驱动信号的上升位置的来自所述上升同步时的上升位置的延迟量。脉冲宽度控制数据Data9…2的低2比特表示该下降部的台阶形状是‘没有’延迟时隙宽度为2的电平(在下降部的台阶形状中，维持2时隙的波峰值)还是1～3电平的哪一个。根据相当所述10比特的等级数据，由微处理器或图像控制器等未图示的显示控制装置来形成这些控制信号，并输入到该驱动信号发生电路。再有，上述显示控制装置在输出作为上升同步/下降同步切换信号FR的1(下降同步)时，作为脉冲宽度控制信号Data9…0的高8比特数据，输出FR＝0(上升同步)时应该输出的高8比特数据的补数。
在脉冲宽度控制信号Data9…0中，高8比特(Data9…2)被输入到结束脉冲发生电路2，低2比特(Data1…0)和脉冲高度控制信号PHM1…0被输入到解码电路4。
在本实施例中，为了表现数据比特长度R＝10的等级数据，使用P＝10比特(Data9…0)，在0～259个的范围中脉冲宽度控制时隙宽度Δt的单位脉冲，使用Q＝2比特(PHM1…0)在1～4电平即波峰值为V1至V4的范围中振幅控制波高电平(实际上，Q＝2比特也影响脉冲宽度控制)。即，为了显示10比特的图像数据，上述R、P、Q的各数据具有R＜P+Q的关系。
在R＝P+Q的情况下，例如，如果在振幅控制上使用高2比特，用其余的8比特进行脉冲宽度的控制，则在使驱动信号波形的下降部形成台阶状的情况下，不能表现10比特的所有图像数据。即，等级数下降。但是，在本实施例中，如R＜P+Q那样，用P＝10比特进行脉冲宽度的控制，由此，可以表现R＝10比特的所有等级数据。
启动脉冲发生电路1和结束脉冲发生电路2分别产生的START信号和END信号通过延迟电路3被0至多级延迟，产生ST0～ST3信号和ED0～ED4信号的多个信号。使用对该延迟信号ST0～ST3和ED0～ED4通过Data1…0和波峰值数据PHM1…0的控制信号进行解码所获得的信号STP1～4及EDP1～4信号，从PWM发生电路5输出分别对应于V1～V4的脉冲宽度信号PWM1～4。上升同步/下降同步切换信号FR被输入到启动脉冲发生电路1和结束脉冲发生电路2，在上升同步时，产生输出如图2所示的与上升定时同步的驱动信号波形的启动脉冲及结束脉冲，在下降同步时，产生输出如图14所示的下降定时同步的驱动信号波形的启动脉冲及结束脉冲。产生以上信号的一例电路示于图15。
在图15中，启动脉冲发生电路1包括由D-FF(延迟触发器，以下将触发器简称为FF)和“与”门构成的上升同步时的启动脉冲电路18；由比较脉冲宽度控制信号Data9…0的高8比特(Data9…2)和计数器7的计数值的8比特比较器19构成的下降同步时的启动脉冲电路；以及根据上升同步/下降同步切换信号FR来选择上述两个启动脉冲电路的输出的选择电路(MUX)20。
结束脉冲发生电路2包括根据上升同步/下降同步切换信号FR来选择8比特的全数据(11111111b)和脉冲宽度控制信号Data9…0的高8比特(Data9…2)的选择电路(MUX)22；以及比较从选择电路22输出的脉冲宽度控制信号的高8比特(Data9…2)和计数器7的计数值的8比特比较器21。在选择电路22选择了脉冲宽度控制信号的高8比特(Data9…2)时，构成上升同步时的结束脉冲电路，而在选择了全数据(＝11111111b)时，构成下降同步时的结束脉冲电路。
延迟电路3由构成第1延迟电路的三个D-FF(分别输出ST1、ST2、ST3)、以及构成第2延迟电路的四个D-FF(分别输出ED1、ED2、ED3、ED4)来构成，解码电路4由各门电路构成，PWM发生电路5由JK-FF构成。
这里，通过使用延迟电路3和基于亮度数据来选择延迟输出的解码电路4的结构，结束脉冲发生电路2为1置位计数器和比较器这样简单的结构，并且可以形成分别控制从脉冲宽度发生电路5输出4级的各电位的脉冲宽度的信号。再有，在图15中，触发信号作为复位信号(/RST)被输入到启动脉冲发生电路的两个D-FF及结束脉冲发生电路2的计数器7。复位信号上附加的切口(/)表示复位信号为负逻辑的信号，即常时为H电平，在变为L电平时对所述D-FF及计数器7进行复位。
在图15中，用于同步各电路定时的同步信号CLK被输入到计数器电路7、启动脉冲发生电路1、结束脉冲发生电路2、延迟电路3及PWM发生电路5。同步信号CLK按照需要还被输入到解码电路4。触发信号/RST作为计数器电路7、启动脉冲发生电路1和结束脉冲发生电路2的定时信号来输入。脉冲宽度控制信号Data9…0是控制驱动信号波形的时间宽度(脉冲宽度)的控制信号(数据)，脉冲高控制信号PHM1…0是控制振幅(波峰值)的控制信号(数据)。在脉冲宽度控制信号Data9…0中，高8比特(Data9…2)被输入到结束脉冲发生电路2，低2比特(Data1…0)和脉冲高度控制信号PHM1…0被输入到解码电路4。
启动脉冲发生电路1和结束脉冲发生电路2分别产生的START信号和END信号由延迟电路3延迟0至多个级，产生ST0～ST3信号和ED0～ED4信号的多个信号。使用根据Data1…0和波峰值数据PHM1…0的控制信号对该延迟信号ST0～ST3及ED0～ED4进行解码所得的信号STP1～4和EDP1～4信号，从PWM发生电路5输出对应于V1～V4的各个脉冲宽度信号(PWM1～4)。
启动脉冲发生电路1和结束脉冲发生电路2输入上升同步/下降同步切换信号FR，在上升同步时产生输出图2所示的驱动信号波形的启动脉冲和结束脉冲，在下降同步时产生输出图14所示的驱动信号波形的启动脉冲及结束脉冲。图15的解码电路4可以与图4所示的第1实施形态的情况同样地构成。
下面用图16～图23的定时图来说明图15的电路功能。图16～图19是上升同步时的定时图，图20～图23是下降同步时的定时图。
首先，说明上升同步。在上升同步时，从启动脉冲发生电路1根据上升同步/下降同步切换信号FR＝0的信号来选择启动脉冲电路18的输出，在结束脉冲发生电路2中，从选择电路22根据上升同步/下降同步切换信号FR＝0的信号将脉冲宽度控制信号的高8比特数据Data9…2输入到比较器21。
图16是Data9…0＝0000011100b(24等级)时的定时图，图17是Data9…0＝0000011101b(25等级)时的定时图，图18是Data9…0＝0000011110b(26等级)时的定时图，图19是Data9…0＝0000011111b(27等级)时的定时图。PHM1…0信号是控制使用的驱动电压(信号电平的波峰值)的控制信号，作为驱动信号波形在仅使用V1的情况下输入PHM1…0＝00b，作为驱动信号波形在使用V1～V4的情况下输入PHM1…0＝11b。图16～图19是使用V1～V4的所有电位作为驱动信号波形的情况，作为PHM1…0输入11b。
首先，根据图16的Data9…0＝0000011100b时的定时图来说明图15的电路功能。根据输入到计数器7中的CLK信号和/RST信号来使计数器7复位并从0开始重新计数，输出与CLK信号同步的计数值(图16的Counter)。输入到启动脉冲发生电路1的CLK信号和由/RST信号产生的启动脉冲电路18的输出被选择电路20选择输出为START信号。此外，结束脉冲发生电路2用比较器21比较计数器7的值和选择电路22选择的Data9…0的高8比特的Data9…2的值，在相等的深刻产生END信号。此时的Data9…2的值与从启动脉冲至V4的结束脉冲的计数的值相当。
接着，启动脉冲发生电路1产生的START信号和结束脉冲发生电路2产生的END信号被输入到延迟电路3后，输出与CLK信号同步的ST0～ST3、ED0～ED4的信号。
进而，根据输入到解码电路4的ST0～ST3、ED0～ED4的信号和Data1…0信号(＝00b)及PHM1…0信号(＝11b)，输出对PWM发生电路5的各JK-FF的输入信号ST01～4、EDP1～4信号，从PWM发生电路5产生各电位的PWM输出波形PWM1～PWM4。
相对于该图16，在图17的Data9…0＝0000011101b时，EDP1信号成为比图16的Data9…0＝0000011100b时延迟1CLK(＝1时隙)的信号，PWM1的信号也增长1CLK。
在图18的Data9…0＝0000011110b时，EPD2信号再延迟1CLK，PWM2的信号增长1CLK。PWM1的信号与图17相同。
同样，在图19的Data9…0＝0000011111b时，EPD3信号再延迟1CLK，PWM3的信号增长1CLK。PWM2和PWM1的信号与图18相同。
如上所述，通过图15的电路可以形成图2的上升同步时的等级波形。
下面说明下降同步。在下降同步时，从启动脉冲发生电路1的选择电路20根据上升同步/下降同步切换信号FR＝1的信号来选择比较器19的输出，从结束脉冲发生电路2的选择电路22根据上升同步/下降同步切换信号FR＝1的信号将全数据＝11111111b输入到比较器11。
图20表示图15的电路中的下降同步时的定时图。在图15中，下降同步时输入到计数器7的脉冲宽度控制信号Data9…0的高8比特数据Data9…2是上升同步时的补数的数据。这里，输入到计数器7中的Data9…0是将图16的上升同步时的脉冲宽度信号的高8比特数据Data9…2＝00000111b切换为其补数(将每个比特进行0和1的反向所得的数据)11111000(下降同步时24等级)。图21是Data9…2为图17的上升同步时的补数的Data9…0＝1111100001b(下降同步时25等级)时的定时图，图22是Data9…2为图18的上升同步时的补数的Data9…0＝1111100010b(下降同步时26等级)时的定时图，图23是Data9…2为图19的上升同步时的补数的Data9…0＝1111100011b(下降同步时27等级)时的定时图。
首先，根据图20的Data9…0＝1111100000b时的定时图来说明图15的电路功能。根据输入到计数器7中的CLK信号和/RST信号来使计数器7复位并从0开始重新计数，输出与CLK信号同步的计数值(图20的Counter)。启动脉冲发生电路1用比较器19比较计数器7的计数值和Data9…0的高8比特的Data9…2的值，在相等的时刻由选择电路20选择从比较器19输出的CLK长度的脉冲，作为启动脉冲START输出。此外，结束脉冲发生电路2用比较器21比较计数器7的计数值和选择电路22选择的全数据＝11111111b的值，在相等时产生结束脉冲END。此时的Data9…2的值与从触发信号/RST的输入定时至启动脉冲产生定时的时隙数(计数器7的计数值)相当。
接着，启动脉冲发生电路1产生的START信号和结束脉冲发生电路2产生的END信号被输入到延迟电路3后，输出与CLK信号同步的ST0～ST3、ED0～ED4的信号。
进而，根据输入到解码电路4的ST0～ST3、ED0～ED4的信号和Data1…0信号(＝00b)及PHM1…0信号(＝11b)，输出对PWM发生电路5的各JK-FF的输入信号ST01～4、EDP1～4信号，从PWM发生电路5产生各电位的PWM输出波形PWM1～PWM4。
相对于图20，在图21的Data9…0＝1111100001b时，EDP1信号成为比图20的Data9…0＝1111100000b时延迟1CLK的信号，PWM1的信号也增长1CLK。
在图22的Data9…0＝1111100010b时，EPD2信号再延迟1CLK，PWM2的信号增长1CLK。PWM1的信号与图21相同。
同样，在图23的Data9…0＝1111100011b时，EPD3信号再延迟1CLK，PWM3的信号增长1CLK。PWM1和PWM2的信号与图22相同。
如上所述，可以通过图15的电路来形成图14的下降同步时的等级波形。
但是，本发明不限于图15的电路。PWM电路5可以由RS-FF构成，解码电路4也可以由其他结构电路形成。而且，如图25所示，结束脉冲发生电路2也可以是不切换比较器21B的B输入，而选择比较器21和比较器19的一个输出的结构。
图13所示的电路结构，特别是形成3为延迟电路、4为解码电路的结构，通过将下降时的计数器的输入数据成为上升时计数器的输入数据的补数，可以小型地构成电路规模容易增大的计数器电路7、以及启动脉冲发生电路1和结束脉冲发生电路2的比较器部。
在将上述电路如图24所示形成多个并联构成来输出多个驱动信号的情况下，作为相邻的电路的上升同步/下降同步切换信号，通过输入不同的信号，在每个块中变更上升同步/下降同步切换信号，从而可以将输出波形重叠的情况分散在上升/下降中，即使在相同等级的信号输入到所有的电路中时，也可以分散供给各电路的V4电位的电压降的影响。即，本实施例的电路即使在多个并联结构下也是充分实用的。
作为使用本实施形态说明的驱动信号发生电路驱动的负荷的冷阴极电子发射元件具有第1实施形态说明的图9所示的特性。如果使用具有该特性的冷阴极电子发射元件，则可以按图2、图14所示的驱动信号波形来表现等级。
在上述实施例中，说明了驱动作为发光元件一例的冷阴极电子发射元件的情况，但即使在驱动其他发光元件和半导体元件的情况下，以图2或图14所示的驱动信号波形来进行等级表现时，也可以使用上述实施例的电路结构。
作为图15的输出电路6，可以使用与图10所示的第1实施形态相同的输出电路。
本实施形态中说明的驱动信号发生电路可以同样采用与第1实施形态中说明的图12所示结构的图像显示装置。
根据举出以上具体例说明的本发明，可以用简单、抑制成本的电路实现台阶状上升和/或下降的驱动信号波形。此外，将电流时间性地分散，可以实现防止电流集中的多个并联电路。
权利要求
1.一种驱动信号发生电路，以具有台阶状的波形的驱动信号来对负载进行等级控制，使用从V1至Vn(n为2以上的整数)的多级电位源(V(n-1)＜Vn)同时进行波峰值调制和脉宽调制，在与输入等级数据对应的波峰值为Vm(2≤m≤n；m是整数)的情况下，在上升时，2≤k≤m(k是整数)的各Vk输出与V(k-1)输出相比，在所述脉宽调制的单位时间的1时隙后输出，波峰值从截止电平至Vm依次台阶状地增加，在下降时，1≤k≤m-1的各V(k-1)输出与Vk输出相比，在1或2时隙后输出，波峰值从Vm至截止电平依次台阶状地减少，该驱动信号发生电路包括启动脉冲输出电路，产生与启动V1输出同步的脉冲；结束脉冲输出电路，产生与结束Vm输出同步的脉冲；第1延迟电路，产生将与启动所述V1输出同步的脉冲每1时隙依次延迟的多个延迟输出；第2延迟电路，产生将与结束所述Vm输出同步的脉冲每1时隙依次延迟的多个延迟输出；形成控制信号的电路，设定与启动所述V1输出同步的脉冲、与结束所述Vm输出同步的脉冲、以及从所述各延迟输出至1≤k≤n的各Vk输出的脉冲宽度；以及脉冲宽度发生电路，根据所述控制信号来产生1≤k≤n的各Vk输出的脉冲宽度信号。
2.如权利要求1所述的驱动信号发生电路，其中，输入以下信号设定所述时隙的时间宽度的同步时钟信号；设定启动所述驱动信号的启动触发信号；以及控制数据，根据所述等级数据形成该数据包含设定所述驱动信号的波峰值的第1数据信号、设定该波峰值的脉冲宽度的第2数据信号、以及设定下降部的台阶形状的第3数据；根据同步时钟信号，至少控制所述启动脉冲输出电路、所述结束脉冲输出电路和所述第1及第2延迟电路，根据启动触发信号来控制所述启动脉冲输出电路，根据启动触发信号和第2数据信号来控制所述结束脉冲输出电路，根据第3数据信号及第1数据信号来控制形成所述控制信号的电路。
3.如权利要求2所述的驱动信号发生电路，其中，所述启动脉冲输出电路根据所述启动触发信号来产生与同步时钟信号同步的启动脉冲，所述结束脉冲输出电路包括计数器，由所述启动信号复位并对所述同步时钟信号进行计数；以及比较器，在该计数器的计数值与所述第2数据信号一致时产生结束脉冲，所述第1延迟电路对于2≤j≤n(j是整数)的各j产生使所述启动脉冲延迟(j-1)时隙的n-1个延迟输出，所述第2延迟电路对于2≤j≤n的各j产生使结束脉冲延迟j时隙的n个延迟输出，输出所述控制信号的电路根据所述第1及第3数据信号对于各Vk输出选择所述启动脉冲、或延迟了所述启动脉冲的多个延迟输出中的一个输出、或所述结束脉冲、或延迟了所述结束脉冲多个延迟输出中的一个输出，将它们作为其Vk输出的输出启动脉冲和输出结束脉冲，所述脉冲宽度发生电路将按各Vk输出的输出启动脉冲的定时接通并且按输出结束脉冲的定时关断的信号作为其Vk输出的脉冲宽度信号输出。
4.如权利要求1所述的驱动信号发生电路，其中，该驱动信号发生电路并联多个组合使用，以便对并联连接的负载分别进行等级控制，所述启动脉冲输出电路从脉冲宽度控制区间内前半部分的第1定时和该脉冲宽度控制区间内后半部分的第2定时中至少选择一个与Vm输出的脉冲宽度对应的时间前的第3定时，来产生与启动V1输出同步的脉冲，所述结束脉冲输出电路从所述第1定时中至少选择与Vm输出的脉冲宽度对应的时间后的第4定时和所述第2定时的其中一个定时，来产生与结束Vm输出同步的脉冲。
5.如权利要求4所述的驱动信号发生电路，其中输入，同步时钟信号，设定所述时隙的时间宽度；启动触发信号，设定启动所述驱动信号；以及控制数据，根据所述等级数据来形成，该控制数据包括上升同步/下降同步切换信号，设定所述驱动信号的波峰值的第1数据信号、设定该波峰值的脉冲宽度的第2数据信号、以及设定下降部的台阶形状的第3数据信号；还包括计数器，对根据所述启动触发信号复位的所述同步时钟信号进行计数，根据所述同步时钟信号，至少开展所述启动脉冲输出电路、结束脉冲输出电路和所述第1及第2延迟电路，根据所述启动触发信号和计数输出上升同步/下降同步切换信号来控制所述启动脉冲输出电路，根据所述启动触发信号、第2数据信号、计数输出和上升同步/下降同步切换信号来控制所述结束脉冲输出电路，根据所述第3数据信号及第1数据信号来控制形成所述控制信号的电路，并且下降同步时的所述第2数据信号作为Vm输出的后缘的限界位置设定数据和上升同步时使用的所述第2数据信号之差的数据。
6.如权利要求5所述的驱动信号发生电路，其中，所述启动脉冲输出电路包括根据所述启动触发信号产生与所述同步时钟信号同步的第1脉冲的电路；在所述计数器的计数值与所述第2数据信号一致时产生第2脉冲的比较器；以及根据所述上升同步/下降同步切换信号来选择所述第1及第2脉冲的其中一个脉冲，作为启动脉冲输出的第1选择电路，所述结束脉冲输出电路包括根据所述上升同步/下降同步切换信号来选择所述第2数据信号和所述限界位置设定数据的其中一个的第2选择电路；以及在该第2选择电路的输出数据和所述计数器的计数值一致时产生结束脉冲的比较器，所述第1延迟电路对于2≤j≤n(j是整数)的各j产生使所述启动脉冲延迟(j-1)时隙的n-1个延迟输出，所述第2延迟电路对于2≤j≤n的各j产生使结束脉冲延迟j时隙的n个延迟输出，输出所述控制信号的电路根据所述第1及第3数据信号，对于各Vk输出选择所述启动脉冲、或延迟了所述启动脉冲的多个延迟输出中的一个输出、或所述结束脉冲、或延迟了所述结束脉冲多个延迟输出中的一个输出，将它们作为其Vk输出的输出启动脉冲和输出结束脉冲，所述脉冲宽度发生电路将按各Vk输出的输出启动脉冲的定时接通并且按输出结束脉冲的定时关断的信号作为其Vk输出的脉冲宽度信号输出。
7.如权利要求1或4所述的驱动信号发生电路，其中，还包括输出电路，该电路根据所述脉冲宽度信号来产生各波峰值输出，在对于2以上的Vk输出同时产生接通信号的情况下，仅产生最大波峰值的输出。
8.如权利要求1或4所述的驱动信号发生电路，其中，所述负载是发光元件。
9.一种驱动信号发生电路，产生驱动信号作为对发光元件进行等级控制的驱动信号，该驱动信号具有从对应于各个不同的发光状态的多个n个波峰值中选择信号电平的波形，该驱动信号发生电路包括电路A，输出与所述驱动信号波形的上升同步的上升信号；电路B，输出从所述上升信号开始每隔规定时间依次延迟的至少n-1个延迟信号；以及电路C，输出所述驱动信号，作为所述驱动信号，具有以下上升形状与所述上升信号同步，将信号电平从对应于所述发光元件变为关断状态的信号电平上升至所述n个波峰值中的最低波峰值，然后，在信号电平达到由输入的等级数据决定的规定波峰值之前，每隔规定时间将与所述各延迟信号同步的信号电平依次上升高1级的波峰值。
10.如权利要求9所述的驱动信号发生电路，其中，包括电路D，输出与所述规定波峰值的所述驱动信号的下降同步的下降信号；以及电路E，从所述下降信号开始每隔规定时间依次延迟的至少n下降用延迟信号；所述电路C与所述下降信号同步并将信号电平下降至比所述规定波峰值低1级的波峰值，然后，与按照所述输入的等级数据选择的所述各下降用延迟信号同步，将信号电平依次下降至低1级的波峰值。
11.如权利要求9所述的驱动信号发生电路，其中，所述电路A根据从外部输入的触发信号及上升位置数据按定时输出所述上升信号。
12.如权利要求10所述的驱动信号发生电路，其中，所述电路A根据从外部输入的触发信号和上升位置数据定时输出所述上升信号。
13.如权利要求11所述的驱动信号发生电路，其中包括输出电路D，根据所述触发信号和与该触发信号同时从外部输入的下降位置数据来定时输出来自所述规定波峰值的与所述驱动信号波形的下降同步的下降信号；以及电路E，从所述下降信号起每隔规定时间输出至少n个用于下降的延迟信号；所述电路C与与所述下降信号同步并将信号电平下降至比所述规定波峰值低1级的波峰值，然后，与按照所述输入的等级数据选择的所述各下降用延迟信号同步，将信号电平依次下降至低1级的波峰值。
14.一种驱动信号发生电路，产生驱动信号作为对发光元件进行等级控制的驱动信号，该驱动信号具有从对应于各个不同的发光状态的多个n个波峰值中选择信号电平的波形，该驱动信号发生电路包括电路D，输出与从规定波峰值起波峰值低1级的信号电平的下降同步的下降信号；电路E，从所述下降信号起每隔规定时间输出依次延迟的至少n个用于下降的延迟信号；以及电路C，与与所述下降信号同步并将信号电平下降至比所述规定波峰值低1级的波峰值，然后，与按照所述输入的等级数据选择的所述各下降用延迟信号同步，具有将信号电平依次下降至低1级的波峰值的波形。
15.如权利要求14所述的驱动信号发生电路，其中，所述电路D根据从外部输入的触发信号及下降位置数据定时输出所述下降信号。
16.如权利要求10所述的驱动信号发生电路，其中，所述规定波峰值是从所述n个波峰值中低的波峰值起计数的第m个(m≤n)波峰值，所述下降用延迟信号的选择是选择所述n个下降用延迟信号中的m-1个信号。
17.如权利要求14所述的驱动信号发生电路，其中，所述规定波峰值是从所述n个波峰值中低的波峰值起计数的第m个(m≤n)波峰值，所述下降用延迟信号的选择是选择所述n个下降用延迟信号中的m-1个信号。
18.一种图像显示装置，具有多个发光元件；以及产生驱动该多个发光元件的驱动信号的权利要求9所述的驱动信号发生电路。
19.如权利要求18所述的图像显示装置，其中，所述多个发光元件通过多个扫描布线和多个调制布线被连接成矩阵状，多个所述驱动信号发生电路连接到各个所述调制布线。
20.如权利要求19所述的图像显示装置，其中，具有扫描电路，该扫描电路依次选择所述多个扫描布线，对选择后的扫描布线提供选择电位，所述多个驱动信号发生电路在选择一个所述扫描布线期间中供给驱动连接于该一个扫描布线上的多个所述发光元件的驱动信号。
21.一种图像显示装置，包括配置成矩阵状的多个扫描布线和多个调制布线；在所述扫描布线和所述调制布线交叉的各个位置上对应设置的发光元件；以及按照输入的亮度信号来产生对所述发光元件进行等级控制的驱动信号的驱动信号发生电路；所述驱动信号是通过将波峰值调制和脉冲宽度调制组合调制获得的信号，它具有以下波形从该驱动信号对应的亮度信号的等级值决定的上升的开始点起台阶状地依次增加波峰值，从不取决于该驱动信号对应的亮度信号的等级值的上升开始点起台阶状地依次增加波峰值，从不取决于所述等级值的下降开始点起台阶状地依次减少波峰值。
22.一种图像显示装置，包括配置成矩阵状的多个扫描布线和多个调制布线；在所述扫描布线和所述调制布线交叉的各个位置上对应设置的发光元件；以及按照输入的亮度信号来产生对所述发光元件进行等级控制的驱动信号的驱动信号发生电路；所述驱动信号是通过将波峰值调制和脉冲宽度调制组合调制获得的信号，它具有以下波形在选择所述多个扫描布线的一个布线期间中，对连接于一个所述扫描布线的多个所述发光元件进行等级控制的多个所述驱动信号的一部分具有以下波形从该驱动信号对应的亮度信号的等级值决定的上升的开始点起台阶状地依次增加波峰值，从不取决于所述等级值的下降开始点起台阶状地依次减少波峰值，而其他驱动信号具有以下波形从该驱动信号对应的亮度信号的等级值决定的下降的开始点起台阶状地依次减少波峰值，在该下降的开始前，从不取决于所述等级值的上升开始点起台阶状地依次增加波峰值。
23.一种控制方法，用于发光元件，该方法以不连续的多个波峰值进行波峰值控制，并且以不连续的脉冲宽度由脉冲宽度控制的驱动信号来驱动发光元件，其中由等级数据生成包含多个子字的数字视频字，根据所述多个子字中非全部的一部分子字来选择对于规定定时各个定时具有规定的时间差的多个信号中的一部分，从而各自生成规定了规定的有源时间的多个脉冲宽度控制信号，对应于所述有源时间来控制所述驱动信号的各波峰值的脉冲宽度。
24.如权利要求23的控制方法，其中，将所述驱动信号的上升部分和下降部分以台阶状来控制。
25.如权利要求23所述的控制方法，其中，所述数字视频字包含表示所述多个波峰值中使用的波峰值的波峰值子字，以及表示波形的脉冲宽度的脉冲宽度子字。
26.如权利要求25所述的控制方法，其中，所述数字视频子字包含表示驱动信号波形的终端部形状的子字。
全文摘要
驱动信号发生装置和图像显示，用驱动信号对负载进行等级控制，使用延迟电路产生每1时隙延迟的信号，对应亮度数据来选择该延迟信号决定波形。驱动信号具有以下的台阶状波形对应输入等级数据的波峰值是Vm(2≤m≤n)的情况下，在上升时，自V(k－1)输出，在所述脉宽调制的单位时间为1时隙后输出2≤k≤m的各Vk，波峰值从V0(基准电位)依次台阶状地增加至Vm，下降时，在从Vk输出1或2时隙后输出1≤k≤m－1的各V(k－1)输出，波峰值从Vm台阶状地减少至V0。且，可切换驱动信号波形的上升位置。
文档编号G09G3/22GK1410963SQ02143920
公开日2003年4月16日 申请日期2002年9月28日 优先权日2001年9月28日
发明者磯野青児, 青木正, 村山和彦, 篠健治, 坂本務 申请人:佳能株式会社, 株式会社东芝