专利名称：显示装置的制作方法
技术领域：
本发明涉及一种以LCD为代表的有源矩阵显示装置，并且尤其涉及用于驱动矩阵式像素阵列的列驱动电路的结构。
背景技术：
图5示出了有源矩阵显示装置的通用结构的透视图。如图5所示，常规的显示装置有一个板式结构，其中包括一对基片1和2以及夹持在基片1和2之间的液晶3。在上基片2上形成一个反电极。在下基片1上，以集成方式形成像素阵列单元4和驱动电路单元。驱动电路单元分成列驱动电路5和行驱动电路6。在该基片边缘的上端形成与外部相连的终端7。终端7经过接线8与列驱动电路5和行驱动电路6相连。像素阵列单元4在其上形成栅极线G和信号线S。在栅极线G和信号线S的交叉点形成像素电极9和用于驱动像素电极的薄膜晶体管10。像素P是通过像素电极9和薄膜晶体管10形成的。薄膜晶体管10具有连接到对应的栅极线G的栅极，连接到对应的像素电极9的漏极区，和连接到对应的信号线S的源极区。栅极线G与列驱动电路5相连，而信号线S与行驱动电路相连。列驱动电路5依次经栅极线G选择像素P。行驱动电路6经信号线S向所选的像素P写入视频信号。
随着LCD的分辨率越高，越要减小像素的尺寸。随着像素尺寸的减小，列驱动电路也需要减小尺寸。列驱动电路通常包括多级连接的移位寄存器，每一级对应一根栅极线。列驱动电路通过从移位寄存器的每一级顺序输出的移位脉冲，选择按照行的顺序连接到对应的栅极线的像素行。然而，像素尺寸上的减小也减小了栅极线的排列间距，移位寄存器的一级不能对应于与一根栅极线对应的一个像素的间隔。
因此，开发了一种列驱动电路，其中对于两根栅极线提供移位寄存器的一级，这种列驱动电路称之为解码型列驱动电路。解码型列驱动电路逻辑处理从移位寄存器的一级输出的移位脉冲，并因此针对两个栅极线产生驱动脉冲。解码型列驱动电路使用与移位寄存器的每一级对应的逻辑门电路，从而根据外部提供的时钟脉冲依次处理移位脉冲。然而，常规使用的逻辑门电路中与移位寄存器的第一级对应的部分不可能同逻辑门电路中与移位寄存器随后的那些级对应的部分完全相同，因此头几个脉冲不是正常的脉冲，而是不规则的驱动脉冲。因此，不能规则地按照行的顺序选择与头几个栅极线对应的像素行，并且行驱动电路不可能正确地向像素的头几行写入视频信号。于是，具有常规的解码型列驱动电路的结构利用像素的头几行作为伪行，实际上不向这些伪行写入视频信号。然而，当提供伪像素行时，牺牲了基片上相应的有效显示面积，这是一个有待解决的问题。
发明内容
提供下述的措施来解决相关技术的上述问题。即，提供一种显示装置，包括像素阵列单元，包括多个栅极线、多个信号线和在栅极线和信号线的交叉点上按矩阵形式排列的像素；列驱动电路，用于经栅极线依次选择像素；和行驱动电路，用于经信号线向所选的像素写入视频信号，像素阵列单元、列驱动电路、和行驱动电路设置在同一个基片上；其中，列驱动电路包括移位寄存器，其具有多级连接结构，其中一级对应于至少两个栅极线，用于传送输入到它的第一级的启动脉冲，并且从每一级依次输出移位脉冲；中间门电路单元，对应于移位寄存器的每一级而放置，用于处理一级的移位脉冲和前一级的移位脉冲，并且从而在每一级中产生暂时分离的中间脉冲；和输出门电路单元，对应于中间门电路单元的每一级而放置，并且响应于外部提供的时钟脉冲进行操作，用于处理从中间门电路单元的每一级输出的中间脉冲，并且从而可以向两个对应的栅极线依次输出驱动脉冲以便依次选择像素。移位寄存器包括设置在它的第一级的前面的伪附加级，并且将从附加级输出的移位脉冲提供到对应于移位寄存器的第一级的中间门电路单元的第一级，从而从中间门电路单元的第一级输出正常的中间脉冲。进而，输出门电路单元处理从中间门电路单元的第一级输出的中间脉冲，并且能从第一栅极线输出正常的驱动脉冲。此外，行驱动电路可以从对应于第一栅极线的像素行写入正常的视频信号，因此消除了正常视频信号未被写入到伪像素行的存在性。
根据本发明的有源矩阵显示装置使用了解码型列驱动电路，其中为两个栅极线提供移位寄存器的一级。解码型列驱动电路使从移位寄存器的一级输出的移位脉冲经受选通处理，并因而可以为两个栅极线产生驱动脉冲。这时，通过在移位寄存器的第一级的前面设置伪附加级，有可能从一开始就能规则地并且按照顺序地形成具有正常波形的驱动脉冲。因而有可能从视频帧的开始就写入正常的视频信号，消除伪像素行，这些都是常规的要求。
按照本发明，伪附加级插在包括在解码型列驱动电路中的移位寄存器的前面，由此解码型列驱动电路从列扫描一开始就能依次输出所有的具有相等脉冲宽度的栅极驱动脉冲。因此，有可能使视频信号写入的开始时间与第一级中栅极驱动脉冲的定时时间完全重合，因而在没有伪像素的情况下就能够驱动。因而可能消除用于伪像素的设计区，因此实现了较窄的帧。
图1示出了根据本发明的显示装置结构的电路图；图2示出了辅助解释图1所示的显示装置的操作的时序图；图3示出了显示装置参考示例的电路图；图4示出了辅助解释图3所示的参考显示装置的操作的时序图；图5示出了常规显示装置示例的示意透视图。
具体实施例方式
下面参照附图详细描述本发明的优选例。图1示出了根据本发明的显示装置具体结构的电路图。如图1所示，显示装置基本上包括像素阵列单元4、列驱动电路5和行驱动电路6，它们与薄膜晶体管等一起都以集成的方式在同一个基片上形成。像素阵列单元4包括多个栅极线G、多个信号线S和在栅极线G和信号线S的交叉点上以矩阵形式安排的多个像素P。在本实施例中，像素P包括像素电极9和薄膜晶体管10。顺便说一下，虽然未示出，但在与像素电极9相对的一个表面上形成反电极，并且，例如，液晶作为一种电-光材料夹持在反电极和像素电极9之间。薄膜晶体管10具有连接到对应的栅极线G的栅极，连接到对应的信号线S的源极，连接到对应的像素电极9的漏极。列驱动电路5经每个栅极线G依次选择每个像素P。在图1中，为了便于理解，列驱动电路5按照行的顺序在屏幕中从下向上选择栅极线G。具体来说，列驱动电路5选择与第一栅极线G1对应的一行像素P，而后选择与第二栅极线G2对应的一行像素P，然后以行为单位依次选择像素P。行驱动电路6经每一个信号线S向以行为单位顺序选择的像素P写入视频信号。因此，能够将期望的图像显示在构成屏幕的像素阵列单元4上。
列驱动电路5具有移位寄存器5R、中间门电路单元5T和输出门电路单元5U。移位寄存器5R的一级对应于至少两个栅极线，并且移位寄存器5R顺序地从每一级输出一个移位脉冲。在如图1所示的实例中，移位寄存器5R的一级SR是由3个反相器形成的。在这些反相器中，一个由外部提供的时钟脉冲2VCK进行时钟驱动，另一个由外部输入的时钟脉冲2VCKX进行时钟驱动。时钟脉冲2VCKX极性与时钟脉冲2VCK的极性相反，用符号X表示极性相反。同理适用于其它的时钟脉冲。多级连接移位寄存器5R响应于时钟脉冲2VCK和2VCKX而进行操作，从而可以顺序传送外部输入的启动脉冲2VST，因此能够从移位寄存器5R的相应级依次输出移位脉冲R1、R2……。在如图1所示的例子中，提供移位寄存器的第一级SR1(引导级)，使其与头两个栅极线G1和G2相对应，从而可以为这两个栅极线G1和G2输出一个移位脉冲R1。提供移位寄存器的第二级SR2，使其与下两个栅极线G3和G4相对应，从而可以同样地提供移位脉冲R2。
中间门电路单元5T对应于移位寄存器5R的每一级进行配置。中间门电路单元5T处理某一级的移位脉冲和前一级的移位脉冲，从而可以在每一级中产生暂时分离临时分离暂时分离的中间脉冲。具体来说，与移位寄存器5R的第一级SR1相对应，中间门电路单元5T的第一级包括串联连接的一个双输入及单输出的与非门元件NAND1和一个反相器。类似地，与移位寄存器5R的第二级SR2相对应，中间门电路单元5T具有串联连接的与非门元件NAND2和一个反相器。例如，将注意力转到第二级，具有这样一种结构的中间门电路单元5T使从移位寄存器5R的这一级(第二级SR2)输出的移位脉冲R2和从前一级(第一级SR1)输出的移位脉冲R1经受NAND2的与非处理，然后由反相器使处理的结果反相。中间门电路单元5T由此在第二级里产生一个暂时分离临时分离暂时分离的中间脉冲B。在第一级中，中间门电路单元5T完成了类似的操作，因此在中间脉冲B之前输出了一个暂时分离临时分离的中间脉冲A。
输出门电路单元5U对应于中间门电路单元5T的每一级进行配置。输出门电路单元5U响应于外部提供的半个时钟脉冲2VCK和半个时钟脉冲2VCKX进行操作，从而可以处理从中间门电路单元5T的对应的级输出的中间脉冲A、B、……，并且随后向两个对应的栅极线G依次输出驱动脉冲，以依次选择像素P。外部提供的半个时钟脉冲2VCK的相位相对于提供给移位寄存器5R的时钟脉冲2VCK的相位移动了90°。这由所说的半个来表示。半个时钟脉冲2VCK是半个时钟脉冲2VCK的反相信号。具体来说，相对于中间门电路单元5T的第一级，输出门电路单元5U的第一级包括一对与非门元件NAND和一对反相器。中间脉冲A从中间门电路单元的相应的级提供给通常与这对与非门元件NAND连接的输入端。给通常不与一个与非门连接的输入端提供半个时钟脉冲2VCK。给通常不连接到另一个与非门的输入端提供半个时钟脉冲2VCKX。这对与非门元件NAND之一的输出端经反相器向第一栅极线G1输出一个驱动脉冲P1。另一个与非门元件NAND以类似的方式向第二栅极线G2输出驱动脉冲P2。类似地，与中间门电路单元5T的第二级对应的输出门电路单元5U的一部分处理中间脉冲B，并且向两个栅极线G3和G4依次输出驱动脉冲P3和P4，以便可以依次选择像素P。
作为本发明的一个特征，移位寄存器5R具有一个伪附加级SR0，它设置在引导级(第一级)SR1的前面。将从附加级SR0输出的移位脉冲R0提供给与引导级对应的中间门电路单元5T的第一级(NAND1)，从而可以从这个第一级输出正常的中间脉冲A。这就是说，属于中间门电路单元5T的第一级的与非门元件NAND1使从移位寄存器5R的对应的级SR1输出的移位脉冲R1以及从前一级(附加级)SR0输出的移位脉冲R0经受与非处理，并且因此输出中间脉冲A。中间门电路单元5T的第一级的操作与第二级以及随后级的操作完全相同，因而在列扫描的一开始就能输出正常的中间脉冲A。换言之，提供伪附加级SR0来正确地输出第一中间脉冲A。对于附加级SR0进行配置，使其在移位寄存器5R的第一级SR1之前操作，并因而首先接收到启动脉冲2VST。结果，附加级SR0首先输出移位脉冲R0，并且随后引导级(第一级)SR1输出移位脉冲R1。
输出门电路单元5U处理从中间门电路单元5T的第一级(NAND1)输出的中间脉冲A，并且能够从第一栅极线G1输出正常的驱动脉冲P1。在这种情况下，行驱动电路6能够从与第一栅极线G1相对应的像素行P写入正常的视频信号，因此可以消除正常数据信号不被写入伪像素行的存在性。
下面参照附图2的时序图描述如图1所示的显示装置的操作。如上所述，为列驱动电路从外部提供启动脉冲2VST和时钟脉冲2VCK、2VCKX、半个2VCK、半个2VCKX。在这些脉冲当中，2VST、2VCK、2VCKX是用来操作列驱动电路的移位寄存器以产生移位脉冲R0、R1、R2……的。向列驱动电路的输出门电路单元提供半个时钟脉冲2VCK和半个时钟脉冲2VCKX是为了将它们用于依次产生驱动脉冲P1、P2、P3、P4、……。
如上所述，移位寄存器响应于时钟脉冲2VCK和2VCKX，依次传送启动脉冲2VST，并且从对应的级输出移位脉冲R0、R1、R2、……。在本发明中，将伪附加级附加到移位寄存器的前头，并且因此在第一移位脉冲R1之前先输出附加的移位脉冲R0。中间门电路单元的第一级使移位胁冲R0和R1经受与非处理，并然后将这个结果反相以形成中间脉冲A。类似地，中间门电路单元的第二级使移位脉冲R1和R2经受与非处理，并然后将这个结果反相以输出中间脉冲B。于是，在本发明中，增加了伪移位寄存器级，因此从列扫描的一开始就能输出正常的中间脉冲A、B、……。在此之后，输出门电路单元的第一级使得中间脉冲A和半个时钟脉冲2VCK经受与非处理，并然后将结果反相以输出第一驱动脉冲P1。类似地，输出门电路单元的第一级使得中间脉冲A和半个时钟脉冲2VCKX经受与非处理，然后将结果反相以输出第二驱动脉冲P2。类似地，输出门电路单元的第二级使得中间脉冲B和半个时钟脉冲2VCK以及半个时钟脉冲2VCKX经受与非处理，由此形成第三和第四驱动脉冲P3和P4。
于是，在本发明中，在解码型列驱动电路的移位寄存器的前面安插伪附加级。因此，形成中间门电路单元的第一级的双输入与非门电路可以分别接收来自于伪附加级和移位寄存器的第一级的移位脉冲，并且因此能够完成与中间门电路单元的第二级和随后级完全相同的操作。中间门电路单元因此可以从一开始就依次输出正常的中间脉冲A、B、C、……。因而，输出门电路单元就可能输出阶跃式驱动脉冲P1、P2、P3、P4、……，这些脉冲全都具有相同的脉冲宽度。阶跃式驱动脉冲P1、P2、P3、P4、……使写入视频信号的开始时间与栅极驱动脉冲P1的定时时间完全重合成为可能，因此不再需要提供伪像素。例如在沿列方向(行方向)的像素间距是18微米的情况下，通过使用本发明的驱动方法，可以从布局上消除相当于4行伪像素常规所需的72微米宽的部分。因此有可能对实现较窄的帧有所帮助。
图3示出了显示装置的参考示例。用相同的标号表示与按照如图1所示的本发明的显示装置相同的那些部分。在图3的参考实例中，列驱动电路5有一个与图1所示的列驱动电路不同的结构，不同点在于在移位寄存器5R的前面没有提供伪附加级。因此，形成中间门电路单元5T的第一级的双输入与非门元件NAND1的连接状态与在第二级中以及随后的级中的与非门元件NAND2和NAND3的连接状态不同。具体来说，在中间门电路单元5T的第一级中设置的与非门元件NAND1的一个输入端提供有从对应的级(第一级SR1)输出的移位脉冲R1，而另一个输入端不接收从前一个移位寄存器级提供的脉冲，因此例如连接到电源线上(高电平)。结果，从中间门电路单元5T的第一级输出的中间脉冲A的波形与从第二级和随后的级输出的中间脉冲B、C、……的波形有所不同。由于受到不规则地输出的中间脉冲A的影响，连接到中间门电路单元5T的输出门电路单元5U不可能输出正常的驱动脉冲。结果，输出门电路单元5U向头四个栅极线G1、G2、G3、G4提供不规则的驱动脉冲D1、D2、D3、D4。由于不能按照行的顺序正确地选择与栅极线G1、G2、G3、G4对应的像素行，所以行驱动电路6不可能准确地写入视频信号。因此，使参考实例中的显示装置的像素P的头四行成为没有像素电极的伪像素行。通过提供对于显示没有贡献的伪像素行，来牺牲有效显示区。
下面参照附图4的时序图描述如图3所示的参考显示装置的操作。从外部提供给列驱动电路的脉冲是2VST、2VCK、2VCKX、半个时钟脉冲2VCK和半个时钟脉冲2VCKX，它们与说明按照本发明显示装置的操作的图2的时序图是相同的。然而，移位寄存器不包含伪附加级，因此移位寄存器从第一级开始依次输出移位脉冲R1、R2、R3……。尽管形成中间门电路单元的第一级的与非门元件的一个输入端提供有移位脉冲R1，但它的另一个输入端保持在高电平，如图3所示。结果，中间门电路单元的第一级输出具有与移位脉冲R1的波形相同的中间脉冲A的波形。另一方面，中间门电路单元的第二级使移位脉冲R1和R2都经过与非处理，然后将结果反相以输出中间脉冲B。中间门电路单元的随后的第三级以类似的方式使移位脉冲R2和R3经过与非处理，然后通过反相器将结果反相以形成中间脉冲C。从图4的时序图明显可以看出，第一中间脉冲A不同于随后的中间脉冲B、C、……。
输出门电路单元的第一级使中间脉冲A和半个时钟脉冲2VCKX经过与非处理，然后将结果反相以输出驱动脉冲D1。从图4明显可以看出，驱动脉冲D1没有正常的波形，而具有包括两个脉冲的不规则波形。输出门电路单元的第一级以类似的方式使中间脉冲A和另一个半时钟脉冲2VCK经过与非处理，然后将结果反相以输出驱动脉冲D2。驱动脉冲D2具有两倍的正常脉冲宽度，因此具有不规则的脉冲波形。接下去，输出门电路单元的第二级使中间脉冲B和半个时钟脉冲2VCKX以及半个时钟脉冲2VCK经过门处理，然后以形成驱动脉冲D3和D4。驱动脉冲D3和D4本身应该是正常的脉冲；然而，由于驱动脉冲D3和D4与先前输出的驱动脉冲D1和D2重合，所以驱动脉冲D3和D4不是正常的依次输出。一直到输出门电路单元的第三级，才会输出正常的驱动脉冲P1和P2。于是，在参考例的显示装置中首先输出的驱动脉冲D1-D4具有不同的脉冲宽度，并且不会定时形成阶跃脉冲。出于这个原因，参考例的显示装置处理这些不规则的驱动脉冲D1-D4，然后输出视频信号。因此，这些与驱动脉冲D1-D4对应的伪像素行是需要的。
本发明不限于上述的优选实施例的细节。本发明的范围由所附的权利要求书确定，并且因此，在权利要求书的范围等效物内的所有变化和修改都包含在本发明内。
权利要求
1.一种显示装置，包括像素阵列单元，其包括多个栅极线、多个信号线和在栅极线和信号线的交叉点处按矩阵形式布置的像素；列驱动电路，用于经栅极线依次选择像素；和行驱动电路，用于经信号线向所选的像素写入视频信号，所述像素阵列单元、所述列驱动电路和所述行驱动电路设置在同一个基片上；其中，所述列驱动电路包括移位寄存器，其具有多级连接结构，其中一级对应于至少两个栅极线，用于传送输入到它的第一级的启动脉冲，并且从每一级依次输出移位脉冲；中间门电路单元，对应于移位寄存器的每一级而放置，用于处理一级的移位脉冲和前一级的移位脉冲，并且从而在每一级中产生暂时分离的中间脉冲；和输出门电路单元，对应于中间门电路单元的每一级而放置，并且响应于外部提供的时钟脉冲进行操作，用于处理从中间门电路单元的每一级输出的中间脉冲，并且从而可以向两个对应的栅极线依次输出驱动脉冲以便依次选择像素；和所述移位寄存器包括设置在它的第一级的前面的伪附加级，并且将从附加级输出的移位脉冲提供到对应于移位寄存器的第一级的中间门电路单元的第一级，从而从中间门电路单元的第一级输出正常的中间脉冲。
2.如权利要求1所述的显示装置，其中，所述输出门电路单元处理从中间门电路单元的第一级输出的中间脉冲，并且从第一栅极线输出正常的驱动脉冲。
3.如权利要求2所述的显示装置，其中，所述行驱动电路从对应于第一栅极线的像素行写入正常的视频信号，因此消除了正常视频信号未被写入到伪像素行的存在性。
全文摘要
列驱动电路5包括移位寄存器5R，其具有多级连接结构，其中一级对应于两个栅极线G，用于传送输入到它的第一级SR1的启动脉冲2VST，并且从对应的级依次输出移位脉冲R1和R2；中间门电路单元5T，对应于移位寄存器的每一级而放置，用于处理一级的移位脉冲和前一级的移位脉冲，并且从而在对应的级中产生暂时分离的中间脉冲A和B；和输出门电路单元5U，用于处理中间脉冲A和B，从而可以向4个对应的栅极线G依次输出驱动脉冲P1－P4以便依次选择像素。移位寄存器5R包括放置在它的第一级SR1的前面的伪附加级SR0，并且将从附加级输出的移位脉冲R0提供到中间门电路单元的第一级NAND1，从而从中间门电路单元的第一级输出正常的中间脉冲A。
文档编号G09G3/20GK1460981SQ031384
公开日2003年12月10日 申请日期2003年5月21日 优先权日2002年5月21日
发明者山下淳一, 内野胜秀 申请人:索尼公司