专利名称：控制驱动器及使用该控制驱动器的显示装置的制作方法
技术领域：
本发明涉及控制驱动器和使用该控制驱动器的显示装置。
背景技术：
近年来，将移动终端诸如便携式电话和PDA(个人数字助理)开发成具有各种有用功能，以及能在移动终端的显示屏上显示各种数据。例如，便携式电话除具有电话通信功能外，还具有电子邮件功能、Web浏览功能、拍照功能、动画显示功能等等。除文本数据外，还能在便携式电话的显示屏上显示大尺寸的图像数据。
图1是表示应用传统的控制驱动器的移动终端的框图。参考图1，移动终端由显示单元和输入单元(未示出)组成。输入单元由用户操作。显示单元由图像绘画单元101、控制驱动器102、显示部103、灰度电压生成电路104和栅极线驱动电路105组成。CPU作为图像绘画单元101的例子。控制驱动器102由锁存部(未示出)、存储控制电路106、显示存储部107、锁存部108、数据线驱动电路109和定时控制电路110组成。
图像绘画单元101将图像数据传送到控制驱动器102，以及显示存储部107存储图像数据。图像数据的每个像素的位数是2或更多，以及假定在这一例子中，每个像素的位数为8。显示部103具有由数据线和栅极线定义并按矩阵排列的像素。显示部103显示用于一屏的图像数据。
图像绘画单元101将定时控制信号作为时钟信号输出到定时控制电路110。定时控制电路110响应来自图像绘画单元101的定时控制信号，生成定时信号并将其输出到存储控制部106、锁存部108和栅极线驱动电路105。存储控制部106、锁存部108和栅极线驱动电路105与定时信号同步操作。
当图像绘画单元101将图像数据传送到控制驱动器102时，图像绘画单元101将存储控制信号输出到存储控制电路106。存储控制信号包含图像数据大小信号，以及控制将图像数据写入显示存储部107的操作和从显示存储部107读取图像数据操作的信号。响应定时信号和存储控制信号，存储控制电路106将包含写信号和地址的写控制信号输出到显示存储部107。因此，将来自图像绘画单元101的图像数据存储在显示存储部107中。同时，当将在显示部103上显示图像数据时，图像绘画单元101生成存储控制信号并将其输出到存储控制电路106。存储控制电路106响应定时信号和存储控制信号，生成包含读取信号和地址的读控制信号并将其输出到显示存储部107。因此，从显示存储部107读出用于一个显示线的图像数据，以及锁存部108锁存用于一个显示线的图像数据。锁存部108响应定时信号，将显示数据输出到数据线驱动电路109。灰度电压生成电路104生成用于显示数据的灰度显示的灰度电压并将其输出到数据线驱动电路109中。数据线驱动电路109输入来自锁存部108的显示数据，并基于显示数据和来自灰度电压生成电路104的灰度电压，驱动显示部103的数据线。
现在，假定图像数据的大小不大于显示部103的屏幕的大小。在这种情况下，在写操作中，与定时信号同步，图像绘画单元101将图像数据传送到控制驱动器102。响应来自存储控制电路106的写控制信号，将从图像绘画单元101提供的图像数据存储在显示存储部107中。在读操作中，当将图像数据显示到显示部103时，响应从存储控制电路106提供的读控制信号，从显示存储部107读出用于一个栅极线的图像数据。由锁存部108锁存用于一个栅极线的图像数据，然后显示在显示部103上。
由于移动终端的微型化的需求，限制了显示部103的屏幕的像素大小。当移动终端接收具有大于显示部103的屏幕的像素大小的大小的图像数据(包含电子邮件)时，移动终端不能在显示部103上显示整个图像数据。因此，移动终端在响应来自用户的滚动指令，切换显示的同时，显示图像数据。现在，假定图像数据的大小大于显示部103的屏幕的大小，并且由第一图像数据和第二图像数据组成。
在第一种过程中，当图像数据的大小大于显示部103的屏幕的大小时，与定时信号同步，图像绘画单元101将第一图像数据传送到控制驱动器102。响应来自存储控制电路106的显示存储控制信号，将第一图像数据存储在显示存储部107中。
在第一种过程中，当在显示部103上显示第一图像数据时，响应来自存储控制电路106的读存储控制信号，从显示存储部107读出用于栅极线的图像数据。将从图像存储部107读出的、用于栅极线的图像数据输出到锁存部108作为显示线数据。锁存部108锁存该显示线数据。
当用户操作输入单元以便将在显示部103上显示第二图像数据时，发出滚动指令并执行第二过程。在第二过程中，图像绘画单元101将第二图像数据与定时信号同步地传送到控制驱动器102。基于来自存储控制电路106的写控制信号，将第二图像数据存储在显示存储部107中。
在第二过程中，当在显示部103上显示第二图像数据时，响应来自存储控制部106的读控制信号，从显示存储部107读出用于栅极线的图像数据。将从显示存储部107读出的、用于栅极线的图像数据输出到锁存部108，作为显示线数据。锁存部108锁存显示线数据。
图2是表示在传统的控制驱动器中，显示存储部107和锁存部108的结构的框图。显示存储部107包含作为行解码器的字线解码器121、作为列解码器的位线解码器122和存储单元26。字线WLi123(1≤i≤m，m是显示部103的栅极线的数量)与字线解码器121连接。位线对Bj(k)125和Bj′(k)125′(1≤j≤n，n是显示部103的数据线的数量，0≤k≤p，p是图像数据的位数)与位线解码器122连接。每个存储单元26由字线和位线对定义。在行方向和列方向中，按矩阵排列存储单元26。在行方向中，按从用于每个像素的最高有效位(位7)到最低有效位(位0)的顺序分配存储单元26。为存储单元26的每列提供读出放大器128(k)。
锁存部108包含多个锁存电路。按从最高有效位到最低有效位的顺序，为存储单元26的列提供锁存部108的锁存电路。
图3是表示在传统的控制驱动器中的显示存储部107的一部分的结构的电路图。图3表示用于位7和位6的列，以及在显示存储部107中，用于位7至位0的列的结构是相同的。列包含列选择部、存储单元部、预充电电路部和读出放大器部。将描述位7的列的结构。
参考图3，在列选择部中，由锁存部(未示出)锁存的图像数据的像素的位7经开关SW111与对的位线Bj(7)以及经反相器I111和开关SW112与该对的位线Bj′(7)相连。响应提供到存储控制电路106的写信号WT，导通开关SW111和SW112。
在存储单元部中，用于位7的存储单元列中的每个存储单元26与相应的字线Wli连接。每个存储单元26包含串联连接在位线Bj(7)和Bj’(7)对间的N沟道MOS晶体管T111、锁存元件和N沟道MOS晶体管T112。锁存元件包含在相反方向中并联连接的两个反相器I112和I113。N沟道MOS晶体管T111和T112的栅极与相应的字线WLi连接。字线解码器121解码写或读控制信号的Y地址以便选择一个字线WLi。同时，存储单元部经开关SW121和SW122与预充电电路部连接。响应从存储控制部106提供的读出预充电控制信号SPC，导通开关SW121和SW122。
在预充电电路部中，在位线Bj(7)和Bj′(7)对间连接两个P沟道MOS晶体管T121和T122，以及两个P沟道MOS晶体管T121和T122间的结点与电源电压VDD连接。两个P沟道MOS晶体管T121和T122的栅极与从存储控制电路106提供的预充电信号PCB连接。因此，当响应预充电信号PCB，导通两个P沟道MOS晶体管T121和T122，预充电位线。同时，在位线Bj(7)和Bj′(7)对间连接P沟道MOS晶体管T123。P沟道MOS晶体管T123的栅极与预充电信号PCB相连。因此，响应预充电信号PCB，均衡位线的电势。
在读出放大器部中，在位线Bj(7)和Bj′(7)对连接两个P沟道MOS晶体管T124和T125，以及两个P沟道MOS晶体管T124和T125间的结点经开关SW131与电源电压VDD连接。同时，在位线Bj(7)和Bj′(7)对间连接两个N沟道MOS晶体管T113和T114，以及两个N沟道MOS晶体管T113和T114间的结点经开关SW132与地GND连接。P沟道MOS晶体管T125和N沟道MOS晶体管T114的栅极与该对的位线Bj(7)连接，以及P沟道MOS晶体管T124和N沟道MOS晶体管T113的栅极与该对的位线Bj′(7)连接。响应从存储控制电路106提供的读出放大器使能信号SE，导通开关SW131和SW132。因此，当位线Bj(7)的电势高于位线Bj′(7)的电势时，P沟道MOS晶体管T124转向导通状态，以及P沟道MOS晶体管T125转向断开状态。同时，N沟道MOS晶体管T113转向断开状态以及N沟道MOS晶体管T113转向导通状态。用这种方式，放大位线Bj(7)的电势差。
在读出放大器部中，提供NAND门N111和N112的触发器并经开关SW141和SW142，与该对的位线Bj(7)连接。响应从存储控制电路106提供的读信号RD，导通开关SW141和SW142。因此，由触发器锁存电势差。NAND门N111的输出与反相器I114连接，以及触发器的输出经反相器I114输出到锁存部108。
接着，将参考图4A至4G，描述当图像数据的大小不大于显示部103的屏幕的大小时的传统控制驱动器中第一过程的写操作。将图像数据与定时信号同步从图像绘画单元101传送到控制驱动器102，并由锁存部(未示出)锁存。控制驱动器102响应来自存储控制电路106的显示存储控制信号，在写入周期0至a4期间，执行图像数据的写操作。显示存储控制信号包含写信号WT、X地址、Y地址、读出预充电控制信号SPC和预充电信号PCB。写入周期包含预充电周期、数据确定周期和数据写入周期。预充电周期是周期0至a1，数据确定周期是周期a1至a2，以及数据写入周期是周期a2至a3。
参考图4D和4E，在第一过程的预充电周期中，存储控制电路106响应存储控制信号，将读出预充电控制信号SPC设置成高电平以及将预充电信号PCB设置成低电平。因此，导通开关SW121和SW122以便使存储单元部的位线Bj(7)和Bj′(7)与预充电部的位线相连。同时，导通P沟道MOS晶体管T121、T122和T123以便使位线预充电到预定电势，并均衡化。
随后，在数据确定周期中，将信号SPC设置成低电平以及将信号PCB设置成高电平。因此，断开开关SW121和SW122，以及也断开P沟道MOS晶体管T121、T122和T123。同时，响应定时信号，将由锁存部锁存的图像数据提供到显示存储部107。显示存储部107的位线解码器122解码显示存储控制信号的X地址以及基于解码结果，驱动数据位，如图4A所示。
随后，在数据写入周期，如图4B和4C所示，响应写信号WT，导通开关SW111和SW112，以便数据位与位线Bj(7)和Bj′(7)对连接。因此，基于相应的数据位，能将该位线对设置成不同电势。显示存储部107的字线解码器121解码Y地址以便将一个字线设置成高电平，从而驱动字线WL1。因此，例如，导通存储单元C11(7)的N沟道MOS晶体管T111和T112。因此，由锁存元件锁存或存储数据位。
随后，在数据写入周期时间a3，将写信号WT设置成低电平以便断开开关SW111和SW112。同时，显示存储部107的字线解码器121将字线WL1设置成低电平以便断开N沟道MOS晶体管T111和T112。
随后，在时间a4，再次分别将读出预充电控制信号SPC和预充电信号PCB设置成高电平和低电平。因此，能重复写操作。
接着，将描述传统控制驱动器中第一过程的读操作。图5A至5G是表示传统控制驱动器中读操作的时序图。存储控制电路106响应存储控制信号，输出显示存储控制信号。显示存储控制信号包含读信号RD、X地址、Y地址、读出预充电控制信号SPC、预充电信号PCB和读出放大器使能信号SE。写操作的周期0至b5包含预充电周期、数据读操作周期、读出操作周期和数据输出周期。预充电周期是周期0至b1，数据读操作周期是周期b1至b2，读出操作周期是周期时间b2至b3，数据输出周期是周期b3至b4，以及提供另一周期b4至b5。
如图5E所示，在第一过程的预充电周期，将读出预充电控制信号SPC设置成高电平以便导通开关SW121和SW122，从而使存储单元部的位线Bj(7)和Bj′(7)与预充电部的位线连接。同时，将预充电信号PCB设置成低电平。因此，导通P沟道MOS晶体管T121、T122和T123以便使位线Bj(7)和Bj′(7)预充电到均衡化的预定电势。
随后，在第一过程的数据读操作周期，将信号PCB设置成高电平。因此，断开P沟道MOS晶体管T121、T122和T123，如图5E所示，以及完成预充电操作。位线解码器122基于X地址选择所有位线对。同时，基于Y地址，由字线解码器121选择一条字线WLi并驱动到高电平，如图5C所示。因此，例如，导通与字线WL1连接的N沟道MOS晶体管T111和T112。因此，将由存储单元C11(7)的锁存元件锁存的数据位输出到位线Bj(7)和Bj′(7)对上。
随后，在第一过程的读出操作周期中，如图5D所示，将读出预充电控制信号SPC设置成低电平以便使存储单元部的位线与预充电电路部和读出放大器部中的位线断开。此时，基于数据位，足以设置预充电电路部和读出放大器部中的位线的电势。如图5E所示，将从存储控制电路106提供的读出放大器使能信号SE设置成高电平以便导通开关SW131和SW132。因此，放大位线上的电势差。
随后，在单个传送过程的数据输出周期中，如图5G所示，通过存储控制电路106，将读信号RD设置成高电平以便导通开关SW141和SW142。因此，由触发器锁存位线的电势状态。然后，从反相器I114输出所读出的位数据。
然后，在数据输出周期期间，将读出放大器使能信号SE设置成低电平。此后，在时间b4，将所选择的字线和读信号设置成低电平。因此，能读出位线。
在时间b5，将预充电信号PCB再次设置成低电平以便重复读操作。
如上所述，在移动终端中，当图像数据的大小大于显示部103的屏幕的大小并具有第一图像数据和第二图像数据时，图像绘画单元101传送第一图像数据，控制驱动器102将第一图像数据存储在显示存储部107中，以及在显示部103上显示第一图像数据。当响应通过用户的输入单元的操作，发出滚动指令时，图像绘画单元101传送第二图像数据，控制驱动器102将第二图像数据存储在显示存储部107中，以及在显示部103上显示第二图像数据。在移动终端中，每次发出滚动指令时，传送第一图像数据或第二图像数据，并存储在显示存储部107中。为此，功耗会变得很大。
例如，假定图像数据是电子邮件。在这种情况下，当移动终端接收具有长于通常消息的消息的电子邮件时，存在用户不能一次理解整个消息的问题，因为不能在显示部103上显示整个消息。
在日本公开专利申请(JP-A-Heisei 9-281950)中，公开了将消息数据存储在显示存储部中作为位图的方法。根据滚动操作，转换显示存储器的内容。在这种情况下，为防止当每次滚动屏幕上，将图像数据存储在显示存储器中时，增加功耗，仅从图像绘画单元传送改变的图像数据的像素，导致降低功耗。然而，在这种传统的例子中，即使每次传送功耗降低，每次执行滚动指令时，功耗也变得很大。对移动终端来说，功耗增加是大问题。为维持能使用滚动指令期间的可用时间，电源必须具有大尺寸，这损坏了移动终端的特性，即，小且轻体。
同时，在日本公开专利申请(JP-A-Heisei 7-295937)中公开了一种增加显示存储器的存储容量的方法。在这一传统的例子中，提供具有比显示存储器的容量更大的容量的图像存储器。提供鼠标球以便检测滚动操作中的运动量和运动方向。计算过程部通过读取运动数据，提高滚动可操作性。在这一传统的例子中，具有大于显示部的显示区的区域的图像数据被存储在图像存储器中以及当执行滚动时，改变图像存储器上的显示位置。因此，在这一传统的例子中，只要执行图像数据传送则足够了。然而，因为通过增加显示存储器的存储容量，使得芯片面积增加，导致增加芯片的成本。
同时，在日本公开专利申请(JP-A-Heisei 7-152905)中公开了图像数据处理装置。在这一传统例子中，提供存储部以便存储图像数据。地址生成部生成地址以便指定存储在存储部中的图像数据的存储位置。提供地址控制部以便控制地址生成部，因此控制由地址生成部生成的地址的特定顺序，从而控制来自存储部的图像数据的输出顺序。
同时，在日本公开专利申请(JP-A-Heisei 9-81084)中公开了显示装置的方法。在这一传统的例子中，在滚动显示器中指定显示数据部分，以及控制单元对其进行控制以便在图像显示装置的预定部分区上显示它。因此，在滚动显示器中，使用于更新显示屏的时间变短。同时，在滚动显示期间，降低将传送的数据量。
同时，在日本公开专利申请(JP-A-Heisei 10-74064)中公开了矩阵显示单元。这一传统例子的矩阵型显示单元针对降低功耗。在显示屏的2维方向中，按矩阵排列多个显示像素。在水平和垂直方向中排列多个布线。响应第一屏幕显示时间，多个第一存储元件存储第一显示数据。当将第二显示数据提供到第一屏幕显示时间后的第二屏幕显示时间时，运动方向部将第一显示数据和第二显示数据比较以便检测图像运动的存在或不存在。当检测到图像运动时，计算部按像素单元确定图像的运动量。显示控制部进行控制以便当检测到图像运动时，在对应于所检测的运动量的位置上显示第二显示数据部分，以及在原始位置显示第一显示数据部分。
同时，在日本公开专利申请(JP-P2001-222276A)中公开了一种显示单元。在这一传统例子中，显示单元包含RAM内置驱动器。第一和第二总线传送静态图像数据和视频图像。RAM存储静态图像数据和视频图像数据。第一控制电路执行到RAM的写控制和读控制。第二控制电路与第一控制电路无关地操作并执行作为显示数据的静态图像数据和视频图像数据的写控制，并驱动显示部。
发明内容
本发明的目的是提供控制驱动器，使用该控制驱动器的显示装置，以及使用显示装置的移动终端，其能在显示部上显示图像数据，而不增加功耗。
本发明的另一目的是提供控制驱动器，使用该控制驱动器的显示装置，以及使用该显示装置的移动终端，其能在显示部上显示图像数据，而不增加显示存储器的存储容量。
本发明的另一目的是提供具有小尺寸的控制驱动器，使用该控制驱动器的显示装置，以及使用该显示装置的移动终端。
在本发明的一个方面中，控制驱动器包括显示存储控制部和显示存储部。显示存储控制部在图像数据仅包括其像素大小等于或者小于显示部的像素大小的第一图像数据时，生成第一过程控制信号，并且在所述图像数据包括第一图像数据和第二图像数据并且所述第一图像数据具有等于所述显示部的像素大小时，生成第二过程控制信号。显示存储部响应所述第一过程控制信号，将所述第一图像数据的上面部分和下面部分存储为显示数据的第一部分和第二部分，并且响应所述第二过程控制信号，将所述第一图像数据的所述上面部分和所述第二图像数据的上面部分存储为所述显示数据的所述第一部分和第二部分。所述显示数据在所述显示部上显示。
在本发明的另一个方面中，控制驱动器包括显示存储部、第一至第三选择部和锁存部。显示存储部存储显示数据的第一和第二部分。第一和第二部分是第一过程中的第一图像数据的上面和下面部分，以及第一和第二部分是第二过程中的第一图像数据的上面部分和第二图像数据的上面部分，第一图像数据具有与在其上显示显示数据的显示部相同的像素大小。第一选择部将在第一过程中的第一图像数据的下面部分和第二过程中的第二图像数据的上面部分作为第二部分输出到显示存储部。第二选择部在第一过程中，将从显示存储部读出的显示数据的第一部分输出到锁存部，以及在第二过程中，输出用于显示第一图像数据的所读出的显示数据的第一部分和用于显示第二图像数据的所读出的显示数据的第二部分。第三选择部在第一过程中，将显示数据的第二部分输出到锁存部，以及在第二过程中，输出用于显示第一图像数据的所读出的显示数据的第一部分和用于显示第二图像数据的所读出的显示数据的第二部分。锁存部锁存来自第二和第三选择部的输出。
在这里，控制驱动器可以进一步包括数据线驱动电路，基于灰度电压和由锁存部锁存的数据，驱动显示部的数据线。
同时，显示存储部可以包括第一显示存储器，存储显示数据的第一部分；以及第二显示存储器，存储显示数据的第二部分。
在这种情况下，显示存储部可以包括在列和行的矩阵中排列的多个存储单元，第一显示存储器可以由奇数编号列形成，以及第二显示存储器可以由偶数编号列形成。
在这种情况下，第二选择部可以包括为奇数编号列提供的多个第二选择器；以及第三选择部包括为偶数编号列提供的多个第三选择器。在用于对应于第一部分的数据位的第二部分的数据位的偶数编号列的邻近，提供用于显示数据的第一部分的一个数据位的奇数编号列。从奇数编号列读出的数据位期望与对应于奇数编号列和偶数编号列的第二和第三选择器连接，以及从偶数编号列读出的数据位期望与对应于奇数编号列和偶数编号列的第二和第三选择器连接。
同时，奇数编号列的存储单元的行期望与第一字线连接，偶数编号列的存储单元的行期望与第二字线连接。显示存储部进一步包括字线解码器，基于写入地址和读取地址的一个，选择第一字线的一个和第二字线的一个。
在这种情况下，在第一过程中，字线解码器基于用于第一图像数据的写入操作的写入地址和基于用于第一图像数据的读取操作的读取地址，每次可以选择第一字线的一个和第二字线的一个。同时，字线解码器基于用于第一图像数据的上面部分的写入操作的第一写入地址，可以选择第一字线的一个，以及基于用于第二图像数据的上面部分的写入操作的第二写入地址，可以选择第二字线的一个。字线解码器基于用于第一图像数据的上面部分的读取操作的第一读取地址，选择第一字线的一个，以及基于用于第二图像数据的上面部分的读取操作的第二读取地址，选择第二字线的一个。
在本发明的另一方面中，一种显示装置包括图像绘画单元，输出第一图像数据的图像数据或第一图像数据和第二图像数据的图像数据；灰度电压生成电路，生成灰度电压；与数据线相连的显示部，其中，第一图像数据具有与显示部相同的像素大小；以及控制驱动器。第一图像数据具有与显示部相同的像素大小。控制驱动器包括显示存储部、第一至第三选择部和锁存部。显示存储部存储显示数据的第一和第二部分。第一和第二部分是第一过程中的第一图像数据的上面和下面部分，以及第一和第二部分是第二过程中的第一图像数据的上面部分和第二图像数据的上面部分，第一图像数据具有与在其上显示显示数据的显示部相同的像素大小。第一选择部将在第一过程中的第一图像数据的下面部分和第二过程中的第二图像数据的上面部分作为第二部分输出到显示存储部。第二选择部在第一过程中，将从显示存储部读出的显示数据的第一部分输出到锁存部，以及在第二过程中，输出用于显示第一图像数据的所读出的显示数据的第一部分和用于显示第二图像数据的所读出的显示数据的第二部分。第三选择部在第一过程中，将显示数据的第二部分输出到锁存部，以及在第二过程中，输出用于显示第一图像数据的所读出的显示数据的第一部分和用于显示第二图像数据的所读出的显示数据的第二部分。锁存部锁存来自第二和第三选择部的输出。
在这里，控制驱动器可以进一步包括数据线驱动电路，基于灰度电压和由锁存部锁存的数据，驱动显示部的数据线。
同时，显示存储部可以包括第一显示存储器，存储显示数据的第一部分；以及第二显示存储器，存储显示数据的第二部分。
在这种情况下，显示存储部可以包括在列和行的矩阵中排列的多个存储单元，第一显示存储器可以由奇数编号列形成，以及第二显示存储器可以由偶数编号列形成。
在这种情况下，第二选择部可以包括为奇数编号列提供的多个第二选择器；以及第三选择部包括为偶数编号列提供的多个第三选择器。在用于对应于第一部分的数据位的第二部分的数据位的偶数编号列的邻近，提供用于显示数据的第一部分的一个数据位的奇数编号列。从奇数编号列读出的数据位期望与对应于奇数编号列和偶数编号列的第二和第三选择器连接，以及从偶数编号列读出的数据位期望与对应于奇数编号列和偶数编号列的第二和第三选择器连接。
同时，奇数编号列的存储单元的行期望与第一字线连接，偶数编号列的存储单元的行期望与第二字线连接。显示存储部进一步包括字线解码器，基于写入地址和读取地址的一个，选择第一字线的一个和第二字线的一个。
在这种情况下，在第一过程中，字线解码器基于用于第一图像数据的写入操作的写入地址和基于用于第一图像数据的读取操作的读取地址，每次可以选择第一字线的一个和第二字线的一个。同时，字线解码器基于用于第一图像数据的上面部分的写入操作的第一写入地址，可以选择第一字线的一个，以及基于用于第二图像数据的上面部分的写入操作的第二写入地址，可以选择第二字线的一个。字线解码器基于用于第一图像数据的上面部分的读取操作的第一读取地址，选择第一字线的一个，以及基于用于第二图像数据的上面部分的读取操作的第二读取地址，选择第二字线的一个。
在本发明的另一方面中，移动终端包括输入单元，用来提供图像数据和滚动指令；以及显示装置。显示装置包括图像绘画单元，输出第一图像数据的图像数据或第一图像数据和第二图像数据的图像数据；灰度电压生成电路，生成灰度电压；与数据线相连的显示部；以及控制驱动器。第一图像数据具有与显示部相同的像素大小。控制驱动器包括显示存储部、第一至第三选择部和锁存部。显示存储部存储显示数据的第一和第二部分。第一和第二部分是第一过程中的第一图像数据的上面和下面部分，以及第一和第二部分是第二过程中的第一图像数据的上面部分和第二图像数据的上面部分，第一图像数据具有与在其上显示显示数据的显示部相同的像素大小。第一选择部将在第一过程中的第一图像数据的下面部分和第二过程中的第二图像数据的上面部分作为第二部分输出到显示存储部。第二选择部在第一过程中，将从显示存储部读出的显示数据的第一部分输出到锁存部，以及在第二过程中，输出用于显示第一图像数据的所读出的显示数据的第一部分和用于显示第二图像数据的所读出的显示数据的第二部分。第三选择部在第一过程中，将显示数据的第二部分输出到锁存部，以及在第二过程中，输出用于显示第一图像数据的所读出的显示数据的第一部分和用于显示第二图像数据的所读出的显示数据的第二部分。锁存部锁存来自第二和第三选择部的输出。
在这里，控制驱动器可以进一步包括数据线驱动电路，基于灰度电压和由锁存部锁存的数据，驱动显示部的数据线。
同时，显示存储部可以包括第一显示存储器，存储显示数据的第一部分；以及第二显示存储器，存储显示数据的第二部分。
在这种情况下，显示存储部可以包括在列和行的矩阵中排列的多个存储单元，第一显示存储器可以由奇数编号列形成，以及第二显示存储器可以由偶数编号列形成。
在这种情况下，第二选择部可以包括为奇数编号列提供的多个第二选择器；以及第三选择部包括为偶数编号列提供的多个第三选择器。在用于对应于第一部分的数据位的第二部分的数据位的偶数编号列的邻近，期望提供用于显示数据的第一部分的一个数据位的奇数编号列。从奇数编号列读出的数据位期望与对应于奇数编号列和偶数编号列的第二和第三选择器连接，以及从偶数编号列读出的数据位期望与对应于奇数编号列和偶数编号列的第二和第三选择器连接。
同时，奇数编号列的存储单元的行期望与第一字线连接，偶数编号列的存储单元的行期望与第二字线连接。显示存储部进一步包括字线解码器，基于写入地址和读取地址的一个，选择第一字线的一个和第二字线的一个。
在这种情况下，在第一过程中，字线解码器基于用于第一图像数据的写入操作的写入地址和基于用于第一图像数据的读取操作的读取地址，每次可以选择第一字线的一个和第二字线的一个。同时，字线解码器基于用于第一图像数据的上面部分的写入操作的第一写入地址，可以选择第一字线的一个，以及基于用于第二图像数据的上面部分的写入操作的第二写入地址，可以选择第二字线的一个。字线解码器基于用于第一图像数据的上面部分的读取操作的第一读取地址，选择第一字线的一个，以及基于用于第二图像数据的上面部分的读取操作的第二读取地址，选择第二字线的一个。
在本发明的另一方面中，一种用于在显示部上显示图像数据的控制驱动器，包括在列和行的矩阵中排列的多个存储单元，其中，第一显示存储器由奇数编号列形成，以及第二显示存储器由偶数编号列形成；为奇数编号列提供的多个第二选择器；以及为偶数编号列提供的多个第三选择器。来自奇数编号列的输出与对应于奇数编号列和在奇数编号列邻近提供的偶数编号列的第二和第三选择器连接。同时，来自偶数编号列的输出与对应于奇数编号列和偶数编号列的第二和第三选择器连接。
在本发明的另一方面中，一种在显示部上显示图像数据的方法，可以通过下述来实现确定图像数据的像素大小是否大于显示部的像素大小；当图像数据的像素大小不大于显示部的像素大小以及图像数据仅包含第一图像数据时，将第一图像数据的上面和下面部分写入第一和第二显示存储器；当图像数据的像素大小不大于显示部的像素大小以及图像数据仅包含第一图像数据时，从第一和第二显示存储器读出第一图像数据的上面和下面部分，以便以全灰度在显示部上显示图像数据；当图像数据的像素大小大于显示部的像素大小以及图像数据包含第一图像数据和第二图像数据时，将第一图像数据的上面部分写入第一显示存储器；在写入第一图像数据的上面部分后，将第二图像数据的上面部分写入第二显示存储器；当图像数据的像素大小大于显示部的像素大小以及图像数据包含第一图像数据和第二图像数据时，从第一显示存储器读出第一图像数据的上面部分以便以半灰度在显示部上显示第一图像数据；以及在读取第一图像数据的上面部分后，响应滚动指令，从第二显示存储器读出第二图像数据的上面部分以便以半灰度在显示部上显示第一和第二图像数据。
图1是表示应用传统控制驱动器的移动终端的结构的框图；图2是表示传统控制驱动器中的显示存储部和锁存部的结构的框图；图3是表示传统控制驱动器的显示存储部的一部分的结构的电路图；图4A至4G是表示传统控制驱动器的写操作的时序图；图5A至5G是表示传统控制驱动器的读操作的时序图；图6是表示应用本发明的控制驱动器的移动终端的结构的框图；图7是表示在本发明的控制驱动器中，存储器划分信号SELECT1、存储读取选择信号SELECT2、第一选择部的输出、第二选择部输出，以及第三选择部输出间的关系的图；图8是表示在本发明的控制驱动器中，不需要滚动指令的第一过程的示意图；图9A是表示在本发明的控制驱动器中，需要滚动指令以及显示第一屏的第二过程的示意图；图9B是表示在本发明的控制驱动器中，需要滚动指令以及显示第二屏的第三过程的示意图；图10是表示应用本发明的控制驱动器的移动终端的操作的流程图；图11是表示应用本发明的控制驱动器的移动终端的第一过程的流程图；图12是表示应用本发明的控制驱动器的移动终端的第二过程的流程图；图13是表示应用本发明的控制驱动器的移动终端的第三过程的流程图；图14是表示本发明的控制驱动器中，显示存储部、第二选择部、第三选择器部和锁存部的结构的框图；图15A至15J是表示在本发明的控制驱动器的第一过程中的写操作的时序图；图16A至16J是表示在本发明的控制驱动器中的第一过程的读操作的时序图；图17A至17J是表示在本发明的控制驱动器中的第二过程的写操作的的时序图；图18A至18J是表示在本发明的控制驱动器中的第三过程的写操作的时序图；图19A至19J是表示在本发明的控制驱动器中的第二过程的读操作的的时序图；图20A至20J是表示在本发明的控制驱动器中的第三过程的读操作的时序图。
具体实施例方式
在下文中，将参考附图，描述本发明的控制驱动器和应用控制驱动器的显示装置。本专利申请与美国专利申请No.10/684,389有关。该相关美国专利申请的公开内容合并在此作为参考。
图6是示意地表示应用本发明的控制驱动器的移动终端的结构的框图。如图6所示，移动终端16包括显示单元14和用于由用户操作的输入单元15。要求低功耗的便携式电话和PDA(个人数字助理)作为移动终端16的例子。输入单元15与显示单元14连接。显示单元14不限于移动终端16的显示单元，以及可以是任何类型的显示单元。
显示单元14包含图像绘画单元1、控制驱动器2、显示部3、灰度电压生成电路4和栅极线驱动电路5。CPU作为图像绘画单元1的例子。控制驱动器2包含锁存部(未示出)、存储控制电路6、显示存储部7、锁存部8、数据线驱动电路9、定时控制电路10和第一至第三选择部11至13。显示存储部7包含第一显示存储器7a和第二显示存储器7b。第一显示存储器7a的像素大小和第二显示存储器7b的像素大小之和等于显示部3的像素大小。通过将显示存储部7分成多个存储器，能与图像数据大小无关地显示图像数据。
图像绘画单元1将定时控制信号输出到定时控制电路10。定时控制电路10响应定时控制信号，生成定时信号并将其作为时钟信号提供到存储控制电路6、锁存部8和栅极线驱动电路5。存储控制部6、锁存部8和栅极线驱动电路5与定时信号同步地操作。
图像绘画单元1将包含图像数据大小、写/读模式以及显示存储部7的地址的存储控制信号输出到存储控制电路6。存储控制电路6响应存储控制信号和定时信号，生成包含写/读信号和地址的显示存储控制信号，并将其输出到第一和第二显示存储器7a和7b。同时，响应存储控制信号，存储控制电路6生成第一选择信号SELECT1以便提供到第一至第三选择部11至13，以及生成第二选择信号SELECT2以便提供到第二至第三选择部12和13。
图像绘画单元1将图像数据传送到控制驱动器2。图像数据是8位以及包含每个像素的4个高位和4个低位。在下文中，像素的4个高位被称为图像数据的上面部分，以及像素的4个低位被称为图像数据的下面部分。
第一选择部11响应第一选择信号SELECT1，选择第一图像数据的下面部分和第二图像数据的上面部分的一个。在这里，第一图像数据是具有与显示部3相同像素大小的图像数据，以及第二图像数据是在第一图像数据之后的图像数据。由锁存部(未示出)锁存第一图像数据的下面部分和选择部分。
第一存储显示器7a响应包含写信号和第一写起始地址的显示存储控制信号，存储第一图像数据的上面部分。同时，第二显示存储器7b响应包含写信号和第二写起始地址的显示存储控制信号，存储选择部分。
响应包含读信号和第一读取起始地址的显示存储控制信号，读出存储在第一显示存储器7a中、作为第一部分的第一图像数据的下面部分，并将其提供到第二和第三选择部12和13。响应包含读信号和第二读取起始地址的显示存储控制信号，读出由第一选择部11选择的并作为第二部分存储在第二显示存储器7b中的部分，并将其提供到第二和第三选择部12和13。
第二选择部12响应第一和第二选择信号SELECT1和SELECT2以及定时信号，选择第一部分和第二部分中的一个并将其提供到锁存部8。同时，第三选择部13响应第一和第二选择信号SELECT1和SELECT2以及定时信号，选择第一部分和第二部分中的一个并提供到锁存部8。
锁存部8响应定时信号，锁存由第二选择部12选择的部分和由第三选择部13选择的部分，以便能由这些部分形成对应于用于一个栅极线的显示部3的像素的显示数据。将用于栅极线的显示数据输出到数据线驱动电路9。
数据线驱动电路9基于来自灰度电压生成电路4的灰度电压以及用于一个栅极线的显示数据的每个像素的数据位，驱动数据线。同时，栅极线驱动电路5响应定时信号，顺序驱动栅极线。因此，显示数据全部显示在显示部3上。
接着，将参考图7，描述第一至第三选择部11至13的操作。
在本发明的控制驱动器中，有第一至第四模式。
在第一模式中，第一和第二选择信号SELECT1和SELECT2均处于低(L)电平。将第一模式施加到第一过程的写操作上，其中将第一图像数据写入到第一和第二显示存储器7a和7b中。因此，响应第一选择信号SELECT1，由第一选择部11选择第一图像数据的下面部分，并存储在第二显示存储器7b中。
同时，在第二模式中，其中，第一选择信号SELECT1处于低(L)电平，以及第二选择信号SELECT2处于高(H)电平。将第二模式施加到第一过程的写和读操作上。第一图像数据的上面部分存储在第一显示存储器7a中。响应第一选择信号SELECT1，由第一选择部11选择第一图像数据的下面部分，并存储在第二显示存储器7b中。第二选择部12响应第一和第二选择信号SELECT1和SELECT2，选择从第一显示存储器7a读出的第一图像数据的上面部分，以及第三选择部13响应第一和第二选择信号SELECT1和SELECT2，选择从第二显示存储器7b读出的第一图像数据的下面部分。
同时，在第三模式中，其中第一选择信号SELECT1处于高(H)电平，以及第二选择信号SELECT2处于低(L)电平。将第三模式施加到第二过程的写和读操作上是，其中将第一图像数据和第二图像数据分别写入第一和第二显示存储器7a和7b中。第一图像数据的上面部分存储在第一显示存储器7a中。响应第一选择信号SELECT1，由第一选择部11选择第二图像数据的上面部分，并存储在第二显示存储器7b中。第二选择部12和第三选择部13的每一个响应第一和第二选择信号SELECT1和SELECT2，选择从第一显示存储器7a读出的第一图像数据的上面部分。
同时，在第四模式中，其中，第一选择信号SELECT1处于高电平，以及第二选择信号SELECT2处于高电平。将第四模式施加到第二过程的写和读操作上。第一图像数据的上面部分存储在第一显示存储器7a中。响应第一选择信号SELECT1，由第一选择部11选择第二图像数据的上面部分，并存储在第二显示存储器7b中。第二选择部12和第三选择部13的每一个响应第一和第二选择信号SELECT1和SELECT2，选择从第二显示存储器7b读出的第二图像数据的上面部分。
接着，将描述显示单元14的操作。
图8是表示在第一过程中第二模式的示意图，其中在本发明的控制驱动器中，第一图像数据具有与显示部3相同的大小。在第一过程中，假定对应于第一写起始地址的第一图像数据的第一像素具有数据位“11001111”。因此，第一像素的上面部分是“1100”以及第一像素的下面部分是“1111”。
参考图8，在第一过程的写操作中，图像绘画单元1将图像数据的上面部分和图像数据的下面部分与定时信号同步地传送到控制驱动器2。存储控制电路6响应定时信号，将低电平的第一选择信号SELECT1输出到第一选择器11。同时，存储控制电路6将包含写信号和第一写起始地址的显示存储控制信号输出到第一显示存储器7a以及将包含写信号和第二写起始地址的显示存储控制信号输出到第二显示存储器7b。第一选择部11响应低电平的第一选择信号SELECT1，将来自图像绘画单元1的第一图像数据的下面部分输出到第二显示存储器7b。此时，响应显示存储控制信号，将图像数据的上面部分存储在第一显示存储器7a中。同时，响应显示存储控制信号，将图像数据的下面部分存储在第二显示存储器7b中。
在第一过程的读操作中，存储控制电路6响应定时信号和存储控制信号，将包含读信号和第一读起始地址的显示存储控制信号输出到第一显示存储器7a。同时，存储控制电路6响应定时信号和存储控制信号，将包含读信号和第二读起始地址的显示存储控制信号输出到第二显示存储器7b。存储控制电路6响应定时信号和存储控制信号，将低电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2输出到第二选择器12和第三选择器13。此时，响应显示存储控制信号，从第一显示存储器7a读出对应于一个栅极线的第一图像数据的上面部分。同时，响应显示存储控制信号，从第二显示存储器7b读出对应于该栅极线的第一图像数据的下面部分。
第二选择部12响应低电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2，将从第一显示存储器7a读出的、对应于该栅极线的第一图像数据的上面部分输出到锁存部8，作为显示数据的上面部分。第三选择部13响应低电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2，将从第二显示存储器7b读出的显示数据的下面部分输出到锁存部8。锁存部8锁存从第一显示存储器7a和第二显示存储器7b读出的、用于栅极线的显示数据的上面部分和下面部分。锁存部8响应定时信号，将用于该栅极线的显示数据输出到数据线驱动电路9。数据线驱动电路9从锁存部8接收显示数据并驱动显示部3的数据线，以便基于来自灰度电压生成电路4的灰度电压和显示数据，以全灰度执行显示。
接着，将参考图9A和9B，描述显示由第一图像数据和第二图像数据组成的图像数据的情形。
在这种情况下，能认为按原样使用第一或第二图像数据的上面部分，以及将“0000”分配到显示数据的下面部分。然而，当将“0000”分配到下面部分时，显示数据可能取从“00000000”至“11110000”范围内的值。同时，当将“1111”分配到下面部分时，显示数据可能取在从“00001111”到“11111111”范围内的值。在前一情况下，显示数据不能取“11111111”，其中所有位均为1，以及在后一情况下，显示数据不能取“00000000”，其中所有位均为0。为此，不能在显示部3上显示全白或全黑。因此，在本发明中，当图像数据由第一图像数据和第二图像数据组成时，将与显示数据的上面部分相同的数据分配到显示数据的下面部分，以便显示数据能取在从“00000000”到“11111111”范围内的值。因此，在本发明中，能在显示部3上显示全白或全黑。
参考图9A，在第二过程中，其中图像数据具有比显示部3大的大小，假定对应于第一写起始地址的第一图像数据的第一像素具有数据位“11001111”。因此，第一像素的上面部分是“1100”以及第一像素的下面部分是“1111”。同时，参考图9B，假定对应于显示起始地址的第二图像数据的像素的数据位是“10101111”。因此，第二像素的上面部分是“1010”，以及第二像素的下面部分是“1111”。
在第二过程的写操作中，图像绘画单元1与定时信号同步地将第一图像数据和第二图像数据依次传送到控制驱动器2。存储控制电路6响应定时信号和存储控制信号，将高电平的第一选择信号SELECT1输出到第一选择部11，以及将包含写信号和第一写起始地址的显示存储控制信号输出到第一显示存储器7a以及将包含写信号和第二写起始地址的显示存储控制信号输出到第二显示存储器7b。响应显示存储控制信号，将第一图像数据的上面部分存储在第一显示存储器7a中，如图9A所示。然而，第一选择部11不选择第一图像数据的下面部分。当传送第二图像数据时，第二图像数据的上面部分不存储在第一显示存储器7a中，以及第一选择部11响应高电平的第一选择信号SELECT1，选择来自图像绘画单元1的第二图像数据的上面部分并输出到第二显示存储器7b，如图9B所示。因此，响应显示存储控制信号，将第二图像数据的上面部分存储在第二显示存储器7b中。
在第二过程的读操作中，存储控制电路6将包含读信号和第一读起始地址的显示存储控制信号输出到第一显示存储器7a，以及响应定时信号和存储控制信号，将高电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2输出到第二选择器12和第三选择器13。此时，响应显示存储控制信号，从第一显示存储器7a读出用于栅极线的第一图像数据的上面部分作为用于该栅极线的显示数据的上面部分。第二选择部12响应高电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2，将用于该栅极线的显示数据的上面部分输出到锁存部8。第三选择部13响应高电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2，将从第一显示存储器7a读出的、用于该栅极线的第二图像数据的上面部分输出到锁存部8，作为用于该栅极线显示数据的下面部分，如图9A所示。锁存部8响应定时信号，锁存用于该栅极线的显示数据的上面部分和下面部分。此时，锁存部8锁存数据位“11001100...”。锁存部8响应定时信号，将显示数据输出到数据线驱动电路9。数据线驱动电路9从锁存部8接收显示数据，以及驱动显示部3的数据线以便基于来自灰度电压生成电路4的灰度电压和显示数据，以半灰度执行显示。
接着，假定用户操作输入单元15以便发出滚动指令。在这种情况下，用于第一图像数据的显示的操作与上述相同。然而，用于存储在第二显示存储器7b中的第二图像数据的显示的操作与上述操作不同。
即，当在显示部3上显示第二图像数据时，存储控制电路6响应定时信号和存储控制信号，将包含读信号和第二读起始地址的显示存储控制信号输出到第二显示存储器7b，以及将高电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2输出到第二选择部12和第三选择部13。响应显示存储控制信号，从第二显示存储器7b读出用于一栅极线的第二图像数据的上面部分。第二选择部12响应高电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2，将从第二显示存储器7b读出的、用于该栅极线的第二图像数据的上面部分输出到锁存部8作为用于该栅极线的显示数据的上面部分。第三选择部13响应高电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2，将从第二显示存储器7b读出的、用于该栅极线的第二图像数据的上面部分输出到锁存部8作为用于该栅极线的显示数据的下面部分。锁存部8响应定时信号，锁存用于该栅极线的显示数据的上面部分和下面部分。锁存部8响应定时信号，将显示数据输出到数据线驱动电路9。数据线驱动电路9从锁存部8接收显示数据，以及驱动显示部3的数据线，以便基于来自灰度电压生成电路4的灰度电压和显示数据，以半灰度执行显示。
如上所述，在传统的移动终端中，当图像数据的大小大于显示部的屏幕的大小并具有第一图像数据和第二图像数据时，图像绘画单元101传送第一图像数据，控制驱动器102将第一图像数据存储在显示存储部107中，并在显示部103上显示存储在显示存储部107中的第一图像数据。当响应来自用户的滚动指令，改变显示时，图像绘画单元101传送第二图像数据，控制驱动器102将第二图像数据存储在显示存储部107中，以及在显示部103上显示存储在显示存储部107中的第二图像数据。因此，在传统的移动终端中，当每次执行滚动指令，传送图像数据并存储在显示存储部107中时，用于传送的功耗较大。
另一方面，根据本发明的控制驱动器2，能在显示部3上显示图像数据，而不增加功耗。在移动终端16中，当图像数据的大小大于显示部的屏幕的大小并具有第一图像数据和第二图像数据时，图像绘画单元1传送第一图像数据和第二图像数据，控制驱动器2将第一图像数据存储在第一显示存储器7a中，并将第二图像数据存储在第二显示存储器7b中，以及在显示部3上显示存储在第一显示存储器7a中的第一图像数据。当响应来自用户的滚动指令，改变显示时，控制驱动器2在显示部3上显示存储在第二显示存储器7b中的第二图像数据。用这种方式，本发明的移动终端16仅执行图像数据的传送一次。
同时，根据本发明的控制驱动器2，因为显示存储部7的存储容量与传统的显示存储部107的存储容量相同时，能在显示部3上显示图像数据，而不增加显示存储器7的存储容量。
同时，根据本发明的控制驱动器2，能实现小尺寸的移动终端16，因为不需要为增加功耗和增加显示存储部7的存储容量而使用大尺寸的电源。
在本发明的控制驱动器2中，当第一显示存储器7a通过第二选择部12和第三选择部13仅与锁存部8连接，以及第二显示存储器7b通过第二选择部12和第三选择部13与锁存部8连接，引起增加布线交叉的问题。如果布线交叉增加，芯片大小增加，以及布线交叉处的负载容量增加以及功耗增加。因此，需要降低布线交叉的用于显示存储部7、选择部11至13和锁存部8的任何计划以便芯片大小不增加并且防止增加功耗。
接着，参考图13，将描述减少布线交叉的结构。
图13是表示在本发明的控制驱动器中，显示存储部7、第二选择部12、第三选择部13和锁存部8的结构的示意图。显示存储部7包含字线解码器21作为列解码器，位线解码器22作为行解码器以及以m×n×8矩阵的存储单元。第一字线WLiU23和第二字线WLiD24与字线解码器21连接。第一位线Bj(k)25和第二位线Bj′(k)25与位线解码器22连接。
字线解码器21独立地解码第一写或读起始地址和第二写或读起始地址的第一Y地址和第二Y地址，以及选择和驱动第一字线和第二字线的每一个的一个。同时，位线解码器22独立地解码第一写或读起始地址和第二写或读起始地址的第一X地址和第二X地址，并选择和驱动用于第一和第二显示存储器7a和7b的每一个的位线对的一对。
显示存储器具有n×8列个存储单元，以及奇数编号的存储单元26与第一字线WLiu23连接以及偶数编号的存储单元27与第二字线WLiD24连接。奇数信号的存储单元26构成第一显示存储器7a，以及偶数编号的存储单元26构成第二显示存储器7b。将每四个奇数编号列的存储单元按在行方向中，从最高有效位(位7)到最低位(位4)的顺序，分配到将存储在第一显示存储器7a中的图像数据的上面部分的数据位。将每四个偶数编号列的存储单元按在行方向中，从最高位(位3)到最低有效位(位0)的顺序，分配到将存储在第二显示存储器7b中的图像数据的下面部分的数据位。
为每列的存储单元提供读出放大器。为奇数编号列提供第二选择部12的第二选择器12-1、12-2、....，以及为偶数编号列提供第三选择部13的第三选择器13-1、13-2、....。锁存部8包含n×8个锁存电路。对应于奇数编号列的每个锁存电路与相应的第二选择器12和在行方向中，在其邻近提供的、对应于偶数编号列的相应的第三选择器连接。
根据本发明的控制驱动器2，通过使用如图13所示的第一显示存储器7a、第二显示存储器7b、第二选择部12、第三选择部13和锁存部8的结构，减少了布线交叉。因此，根据本发明的控制驱动器2，能实现小尺寸和不增加功耗。
图14是表示在本发明的控制驱动器中，对应于显示数据的位7和位3的显示存储器的一部分的结构的电路图。在显示存储部107中，用于其他位的列的结构是相同的。列包含列选择部、存储单元部、预充电电路部和读出放大器部。
参考图14，如上所述，在第一选择部11和显示存储部7间提供锁存部(未示出)。
在显示存储部7的列选择部中，作为显示数据的数据位7的图像数据的像素的数据位Din(位7)与一对位线连接，即，经开关SW11与该对的位线Bj(7)连接以及经反相器I11和开关SW12与位线Bj′(7)连接。数据位Din(位7)和数据位Din(位3)与第一选择部11连接，以及它们中的一个被选择为显示数据的数据位3。
显示数据的位3经开关SW51与一对中的位线Bj(3)连接以及经反相器I16和开关SW52与该对的位线Bj′(3)连接。响应提供到存储控制电路6、用于第一显示存储器7a的写信号WTU，导通开关SW11和SW12，以及响应提供到存储控制电路6、用于第二显示存储器7b的写信号WTD，导通开关SW51和SW52。
在存储单元部，用于显示数据的位7的列的存储单元与位线Bj(7)和Bj′(7)对连接，以及与字线WLiU连接。用于显示数据的位7的每个存储单元包含串联连接在位线Bj(7)和Bj′(7)对间的N沟道MOS晶体管T11、锁存元件和N沟道MOS晶体管T12。锁存元件包含在相反方向中并联连接的两个反相器I12和I13。N沟道MOS晶体管T11和T12的栅极与相应的字线WLiU连接。
用于显示数据的位3的列的存储单元与位线Bj(3)和Bj′(3)对连接并与字线WLiD连接。用于显示数据的位3的每个存储单元包含串联连接在位线Bj(3)和Bj′(3)对间的N沟道MOS晶体管T16、锁存元件和N沟道MOS晶体管T17。锁存元件包含在相反方向中并联连接的两个反相器I17和I18。N沟道MOS晶体管T16和T17的栅极与相应的字线WLiD连接。
用于显示数据的位7的存储单元部经开关SW21和SW22与预充电电路部连接，以及用于显示数据的位3的存储单元部经开关SW23和SW24与预充电电路部连接。响应读出预充电控制信号SPC，其是响应存储控制信号从存储控制电路106提供的，导通开关SW21和SW22。
在用于显示数据的位7的预充电电路部中，在位线对Bj(7)和Bj′(7)间连接两个P沟道MOS晶体管T21和T22，以及两个P沟道MOS晶体管T21和T22间的结点与电源VDD连接。两个P沟道MOS晶体管T21和T22的栅极与响应存储控制信号，从存储控制电路6提供的预充电信号PCB连接。因此，当响应预充电信号PCB，导通两个P沟道MOS晶体管T21和T22时，预充电位线Bj(7)和Bj′(7)。同时，P沟道MOS晶体管T23连接在位线对Bj(7)和Bj′(7)间。P沟道MOS晶体管T23的栅极与预充电信号PCB连接。因此，响应预充电信号PCB，均衡化位线Bj(7)和Bj′(7)的电势。
同时，在用于显示数据的位3的预充电电路中，两个P沟道MOS晶体管T29和T30连接在位线对Bj(3)和Bj′(3)间，以及两个P沟道MOS晶体管T29和T30间的结点与电源VDD连接。P沟道MOS晶体管T29和T30的栅极与从存储控制电路6提供的预充电信号PCB连接。因此，当响应预充电信号PCB，导通两个P沟道MOS晶体管T29和T30时，预充电位线。同时，P沟道MOS晶体管T28连接在位线对Bj(3)和Bj′(3)间。P沟道MOS晶体管T28的栅极与预充电信号PCB连接。因此，响应预充电信号PCB，均衡化位线Bj(3)和Bj′(3)的电势。
在用于显示数据的位7的读出放大器部，两个P沟道MOS晶体管T24和T25连接在位线对Bj(7)和Bj′(7)间，以及两个P沟道MOS晶体管T24和T25间的结点经开关SW31与电源VDD连接。同时，两个N沟道MOS晶体管T13和T14连接在位线对Bj(7)和Bj′(7)间，以及两个N沟道MOS晶体管T13和T14间的结点经开关SW32与地GND连接。P沟道MOS晶体管T25和N沟道MOS晶体管T14的栅极与该对的位线Bj(7)连接，以及P沟道MOS晶体管T24和N沟道MOS晶体管T13的栅极与该对的位线Bj′(7)连接。响应读出放大使能信号SE，其是响应存储控制信号，从存储控制电路6提供的，导通开关SW31和SW32。因此，当位线的一个Bj(7)的电势高于位线的另一个Bj′(7)的电势时，P沟道MOS晶体管T24转向导通状态以及P沟道MOS晶体管T25转向断开状态。同时，N沟道MOS晶体管T13转向断开状态以及N沟道MOS晶体管T13进入导通状态。用这种方式，放大位线Bj(7)和Bj′(7)上的电势差。
同时，在用于显示数据的位3的读出放大器部中，两个P沟道MOS晶体管T29和T30连接在位线对Bj(3)和Bj′(3)间，以及两个P沟道MOS晶体管T29和T30间的结点经开关SW33与电源VDD连接。同时，两个N沟道MOS晶体管T18和T19连接在位线对Bj(3)和Bj′(3)间，以及两个N沟道MOS晶体管T18和T19间的结点经开关SW34与地GND连接。P沟道MOS晶体管T30和N沟道MOS晶体管T19的栅极与该对的位线Bj(3)连接，以及P沟道MOS晶体管T29和N沟道MOS晶体管T18的栅极与该对的位线Bj′(3)连接。响应从存储控制电路6提供的读出放大使能信号SE，导通开关SW33和SW34。因此，当位线的一个Bj(3)的电势高于位线的另一个Bj′(3)的电势时，P沟道MOS晶体管T29转向导通状态以及P沟道MOS晶体管T30转向断开状态。同时，N沟道MOS晶体管T18转向断开状态以及N沟道MOS晶体管T19进入导通状态。用这种方式，放大位线Bj(3)和Bj′(3)上的电势差。
同时，在用于显示数据的位7的读出放大器部中，提供NAND门N11和N12的触发器并经开关SW41和SW42与位线对Bj(7)和Bj′(7)连接。响应读信号RDU，其是响应存储控制信号，从存储控制电路6提供的，导通开关SW41和SW42。因此，由触发器锁存电势差。NAND门N11的输出与反相器I14连接，以及触发器的输出经反相器I14被输出到第二选择部12-1和第三选择部13-1。
同时，在用于显示数据的位3的读出放大器部中，提供NAND门N16和N17的触发器并经开关SW61和SW62与位线对Bj(3)和Bj′(3)连接。响应读信号RDD，其是响应存储控制信号，从存储控制电路6提供的，导通开关SW61和SW62。因此，由触发器锁存电势差。NAND门N16的输出与反相器I19连接，以及触发器的输出经反相器I19被输出到第二选择部12-1和第三选择部13-1。
接着，将参考图10至12，以及图15A至20J，描述应用本发明的控制驱动器的移动终端的操作。
图10是表示应用本发明的控制驱动器的移动终端的操作的流程图。
首先，移动终端16接收外部图像数据以及图像绘画单元1确认图像数据的大小(步骤S1)。图像绘画单元1确定是否可以在显示部3上在一个屏中显示图像数据。即，确定图像绘画单元1是否有必要指示滚动操作(步骤S2)。同时，图像绘画单元1将图像数据输出到显示存储部7以及将包含图像数据大小信号、写/读模式和地址的存储控制信号输出到存储控制电路6。
当滚动指示不必要时，即，图像数据的大小不大于屏幕大小(步骤S2-否)，移动终端16执行第一过程(步骤S3)。当滚动指示必要时，即图像数据的大小大于屏幕以及图像数据具有第一图像数据和第二图像数据(步骤S2-是)，移动终端16执行第二过程(步骤S4)。
图11是将第一过程(S3)表示为应用本发明的控制驱动器的移动终端的操作的流程图。
在步骤S11和S12，将图像数据的上面部分和下面部分写入第一和第二显示存储器7a和7b。此时，图像数据仅具有第一图像数据。控制驱动器2在写入周期0至a4期间，执行第一过程的写操作。写操作包含预充电周期、数据确定周期和数据写入周期。预充电周期是周期0至a1，数据确定周期是周期a1至a2，以及数据写入周期是a2至a3，以及结束周期是a3至a4。
更具体地说，在第一过程的写入周期的预充电周期中(步骤S3)，存储控制电路6响应定时信号，基于存储控制信号生成低电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2，并将第一选择信号SELECT1输出到第一至第三选择部11至13，以及将第二选择信号SELECT2输出到第二和第三选择部12和13。因此，将第一选择部11设置成选择第一图像数据的下面部分。第一图像数据的上面部分和第一图像数据的选择的下面部分由锁存部(未示出)锁存。同时，存储控制电路6将第一和第二写入起始地址输出到字线解码器21和位线解码器22。字线解码器21和位线解码器22开始解码操作。
同时，存储控制电路6响应定时信号，基于存储控制信号，将包含高电平的读出预充电控制信号SPC和低电平的预充电信号PCB的显示存储控制信号输出到显示存储部7，如图15F和15G所示。响应读出预充电控制信号SPC，导通开关SW21至SW24，以便连接存储单元部和预充电电路部。同时，响应预充电信号PCB，P沟道MOS晶体管T21至T23、T26至T28、...导通以便使位线对Bj(7)和Bj′(7)、Bj(3)和Bj′(3)、...预充电并均衡化到预定电势。
随后，在数据确定周期中，使信号SPC设置为低电平以及使信号PCB设置成高电平。因此，断开开关SW21至SW24以及同时断开P沟道MOS晶体管T21至T23、T26至T28、...。锁存部(未示出)将所锁存的第一图像数据输出到第一和第二显示存储器7a和7b，如图15A所示。
随后，在数据写入周期，基于第一和第二X地址的解码结果，显示存储部7的位线解码器22驱动所有对位线。显示存储部7的字线解码器21基于第一和第二Y地址的解码结果，驱动两个字线WLxU和WLxD，如图15D和15E所示。因此，例如，导通N沟道MOS晶体管T11和T12、T16和T17、...。同时，响应定时信号，存储控制电路6将包含图15B和15C所示的写入信号WTU和WTD的显示存储信号输出到显示存储部7。响应写入信号WTU和WTD，导通开关SW11和SW12、SW51和SW52、...以便第一图像数据的每个像素的数据位与位线对连接。因此，基于数据位，使每对的位线Bj(7)和Bj′(7)、Bj(3)和Bj′(3)、...设置成不同电势。因此，由与字线WLxU和WLxD连接的存储单元的锁存元件锁存或存储图像数据的数据位。
随后，在写入周期的时间a3，使写入信号WTU和WTD设置成低电平以便断开开关SW11和SW12、SW51和SW52、...。同时，显示存储部7的字线解码器21将字线WLxU和WLxD设置成低电平以便断开N沟道MOS晶体管T11和T12、T16和T17、...。
随后，在时间a4，再次将读出预充电控制信号SPC和预充电信号PCB分别设置成高电平和低电平。因此，能重复写操作。
用这种方式，以字线为单位，将图像数据的上面部分和下面部分存储在第一和第二显示存储器7a和7b中。即，同时执行步骤S11和S12。
在步骤S13，执行第一过程的读操作(步骤S3)和从第一和第二显示存储器7a和7b读出图像数据的上面部分和下面部分并显示在显示部3上。读操作的读周期0至b5包含预充电周期、数据读操作周期、读出操作周期、数据输出周期和另一周期。预充电周期是周期0至b1，数据读操作周期是周期b1至b2，读出操作周期是周期b2至b3，数据输出周期是周期b3至b4，以及另一周期是周期b4至b5。
同时，存储控制电路6将第一和第二读起始地址输出到字线解码器21和位线解码器22。字线解码器21和位线解码器22开始解码操作。
更具体地说，在读周期的预充电周期中，将读出预充电控制信号SPC设置成高电平，如图16F所示，以及将预充电信号PCB设置成低电平，如图16G所示。因此，响应信号SPC，导通开关SW21和SW22、SW23和SW24、...以便连接存储单元部的所有位线对以及预充电电路部的所有位线对。同时，响应预充电信号PCB，导通P沟道MOS晶体管T21至T23、T26至T28、...以便使所有位线对预充电和均衡到预定电势。
随后，在第一过程的数据读周期中，将信号PCB设置成高电平。因此，断开P沟道MOS晶体管T21至T23、T26至28、...。显示存储部7的字线解码器21基于解码结果，驱动字线WLxU和WLxD，如图16D和16E所示。因此，从与驱动的字线WLxU和WLxD连接的存储单元读出数据位，并以电势的方式，在位线对上传送。
随后，在读出操作周期中，使读出预充电控制信号SPC设置成低电平以便断开开关SW21和SW22、SW23和SW24、...。同时，存储控制电路6生成读出放大使能信号SE。响应信号SE，导通开关SW31和SW32、SW33和SW34、....。因此，由P沟道MOS晶体管T24和T25、T29和T30、...和N沟道MOS晶体管T13和T14、T18和T19、...来放大每对位线上的电势。
随后，在数据输出周期，存储控制电路6生成读信号RDU和RDD并将它们提供到第一和第二显示存储器7a和7b。触发器N11和N12、N16和N17、...响应读信号RDU和RDD，将所放大的电势锁存为显示数据的数据位。经反相器I14、I19、...，将所锁存的数据位输出到第二和第三选择部12和13。特别地，将每个数据位输出到相应的第二和第三选择器12-1和13-1。先前从存储控制电路6输出低电平的第一选择信号SELECT1和高电平的第二选择信号SELEC2和。因此，第二选择器12-1选择来自反相器I14的输出并输出到锁存部8，以及第三选择部13-1选择来自反相器I19的输出并输出到锁存部8。在数据输出周期期间，使读出放大使能信号SE设置成低电平以便断开开关SW31和SW32、SW33和SW34、...。在时间b4，将字线WLxU和WLxD和读信号RDU和RDD设置成低电平。
此后，在步骤S15，当由锁存部8锁存用于栅极线的显示数据的数据位时，将显示数据输出到数据线驱动电路9。数据线驱动电路9响应定时信号，基于显示数据的数据位和灰度电压，驱动数据线。同时，栅极线驱动电路5驱动栅极线。用这种方式，以全灰度在显示部3上显示用于栅极线、对应于显示数据的图像。
当用户操作输入单元15和指示屏幕显示结束时(步骤S16-是)，移动终端16的操作结束。
图12是将第二过程(步骤S4)表示为应用本发明的控制驱动器的移动终端的操作的流程图。在第二过程的情况下，图像数据具有第一图像数据和第二图像数据。对第一和第二图像数据执行不同写和读操作。
在步骤S21，仅将第一图像数据的上面部分写入第一显示存储器7a中。控制驱动器2在写入周期0至a4期间，执行第二过程的写操作，如图17A至17J所示。写操作包含预充电周期、数据确定周期和数据写入周期。预充电周期是周期0至a1、数据确定周期是周期a1至a2，以及数据写入周期是周期a2至a3，以及结束周期a3至a4。
更具体地说，在第二过程(步骤S4)的写入周期的预充电周期中，存储控制电路6响应定时信号，基于存储控制信号，生成高电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2，并将第一选择信号SELECT1输出到第一至第三选择部11至13以及将第二选择信号SELECT2输出到第二和第三选择部12和13。因此，将第一选择部11设置成不选择第一图像数据的下面部分。由锁存部(未示出)锁存第一图像数据的上面部分。同时，存储控制电路6将第一写入起始地址输出到字线解码器21和位线解码器22。字线解码器21和位线解码器22开始解码操作。
同时，存储控制电路6响应定时信号，基于存储控制信号，将包含高电平的读出预充电控制信号SPC和低电平的预充电信号PCB的显示存储控制信号输出到显示存储部7，如图17F和17G所示。响应读出预充电控制信号SPC，导通第一显示存储器7a中的开关SW21至SW24以便连接存储单元部和预充电电路部。同时，响应预充电信号PCB，导通第一显示存储器7a中的P沟道MOS晶体管T21至T23、...以便使位线对Bj(7)和Bj′(7)、Bj(3)和Bj′(3)、...预充电并均衡化到预定电势。
随后，在数据确定周期中，将信号SPC设置成低电平以及将信号PCB设置成高电平。因此，断开开关SW21和SW22，以及也断开P沟道MOS晶体管T21至T23、T26至T28、...。锁存部(未示出)将所锁存的第一图像数据的上面部分输出到第一显示存储器7a，如图17A所示。
随后，在数据写入周期中，显示存储部7的位线解码器22基于第一X地址的解码结果，驱动第一显示存储器7a中的所有位线对。显示存储部7的字线解码器21基于第一Y地址的解码结果，驱动字线WLxU，如图17D和17E所示。因此，例如，导通第一显示存储器7a中的N沟道MOS晶体管T11和T12、...。同时，存储控制电路6响应定时信号，将包含图17B和17C所示的写入信号WTU的显示存储信号输出到显示存储部7。响应写入信号WTU，导通第一显示存储器7a中的开关SW11和SW12、...以便使第一图像数据的上面部分中的每个像素的数据位与位线对相连。因此，基于数据位，使第一显示存储器7a中的每对的位线Bj(7)和Bj′(7)设置成不同电势。因此，由与第一显示存储器7a中的字线WLxU相连的存储单元的锁存元件锁存或存储第一图像数据的上面部分的数据位。
随后，在写入周期的时间a3，使写入信号WTU设置成低电平以便断开开关SW11和SW12。同时，显示存储部7的字线解码器21将字线WLxU设置成低电平以便断开N沟道MOS晶体管T11和T12。
随后，在时间a4，使读出预充电控制信号SPC和预充电信号PCB分别再次设置成高电平和低电平。因此，能重复写操作。
用这种方式，以字线为单位，将第一图像数据的上面部分存储在第一显示存储器7a中。
接着，在步骤S22，仅将第二图像数据的上面部分写入第二显示存储器7b中。控制驱动器2在写入周期0至a4期间，执行第二过程的写入操作，如图18A至18J所示。写入操作的写入周期包含预充电周期、数据确定周期和数据写入周期。预充电周期是周期0至a1，数据确定周期是周期a1至a2，以及数据写入周期是周期a2至a3，以及结束周期a3至a4。
更具体地说，在第一过程(步骤S4)的写入周期的预充电周期中，保持低电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2。因此，将第一选择部11设置成选择第二图像数据的上面部分。由锁存部(未示出)锁存第二图像数据的上面部分。同时，存储控制电路6将第二写入起始地址输出到字线解码器21和位线解码器22。字线解码器21和位线解码器22开始解码操作。
同时，存储控制电路6响应定时信号，基于存储控制信号，将包含高电平的读出预充电信号SPC和低电平的预充电信号PCB的显示存储控制信号输出到显示存储部7，如图18F和18G所示。响应读出预充电控制信号SPC，导通开关SW21至SW24以便连接存储单元部和预充电电路部。同时，响应预充电信号PCB，导通P沟道MOS晶体管T21至T23、T26至T28、...以便使位线对Bj(7)和Bj′(7)、Bj(3)和Bj′(3)、...预充电和均衡化到预定电势。
随后，在数据确定周期中，将信号SPC设置成低电平和信号PCB设置成高电平。因此，断开开关SW21至SW24，以及也断开P沟道MOS晶体管T21至T23、T26至T28、...。锁存部(未示出)将所锁存的第二图像数据的上面部分输出到第二显示存储器7b，如图18A所示。
随后，在数据写入周期中，显示存储部7的位线解码器22基于第二X地址的解码结果，驱动所有位线对。显示存储部7的字线解码器21基于第二Y地址的解码结果，驱动字线WLxD，如图18D和18E所示。因此，例如，导通第二显示存储器7b中的N沟道MOS晶体管T16和T17、...。同时，存储控制电路6响应定时信号，将包含图18B和18C所示的写入信号WTD的显示存储信号输出到显示存储部7中。响应写信号WTD，导通第二显示存储器7b中的开关SW51和SW52、...以便第二图像数据的上面部分中的每个像素的数据位与位线对相连。因此，基于数据位，将第二显示存储器7b中每对的位线Bj(3)和Bj′(3)设置成不同电势。因此，由与字线WLxD相连的第二显示存储器7b中的存储单元的锁存元件锁存或存储第二图像数据的上面部分的数据位。
随后，在写入周期的时间a3，将写入信号WTD设置成低电平以便断开开关SW51和SW52、...。同时，显示存储部7的字线解码器21将字线WLxD设置成低电平以便断开N沟道MOS晶体管T16和T17、...。
随后，在时间a4，再次将读出预充电控制信号SPC和预充电信号PCB分别设置成高电平和低电平。因此，能重复写操作。
用这种方式，以字线为单位，将第二图像数据的上面部分存储在第二显示存储器7b中。
同时，通过步骤S21和S22，第一图像数据的上面部分和第二图像数据的上面部分被存储在第一和第二显示存储器7a和7b中。
执行第二过程(步骤S4)的读操作(步骤S23)和显示操作(步骤S224)。即，首先从第一显示存储器7a读出第一图像数据的上面部分并在显示部3上显示，然后从第二显示存储器7b读出第二图像数据的上面部分并在显示部3上显示。第一读操作的读周期0至b5包含预充电周期、数据读操作周期、读出操作周期、数据输出周期和另一周期，如图19A至19J所示。预充电周期是周期0至b1、数据读操作周期是周期b1到b2，读出操作周期是周期b2到b3、数据输出周期是周期b3到b4、以及另一周期是周期b4到b5。此时，存储控制电路6将第一读起始地址输出到字线解码器21和位线解码器22。字线解码器21和位线解码器22开始解码操作。
更具体地说，在读周期的预充电周期中，读出预充电控制信号SPC被设置成高电平，如图19F所示，以及预充电信号PCB被设置成低电平，如图19G所示。因此，响应信号SPC，导通开关SW21和SW22、SW23和SW24、...以便连接存储单元部的所有位线对和预充电电路部的所有位线对。同时，响应预充电信号PCB，导通P沟道MOS晶体管T21至T23、T26至T28、...以便使所有位线对被预充电并均衡化到预定电势。
随后，在第一过程的数据读取周期中，将信号PCB设置成高电平。因此，断开P沟道MOS晶体管T21至T23、T26至T28、...。基于解码结果，显示存储部7的字线解码器21仅驱动字线WLxU，如图19D和19E所示。因此，从与所驱动的字线WLxU相连的第一显示存储器7a中的存储单元读出数据位并以电势的形式，在位线对上传送。
随后，在读出操作周期中，将读出预充电控制信号SPC设置成低电平以便断开开关SW21和SW22、SW23和SW24、...。同时，存储控制电路6生成读出放大器使能信号SE。响应信号SE，导通开关SW31和SW32、SW33和SW34、...。因此，通过P沟道MOS晶体管T24和T25、...以及N沟道MOS晶体管T13和T14、...，放大第一显示存储器7a中每对位线上的电势。
随后，在数据输出周期中，存储控制电路6生成读信号RDU并将其提供到第一显示存储器7a。触发器N11和N12、...响应读信号RDU，将所放大的电势锁存为第一显示存储器7a中的显示数据的数据位。将所锁存的数据位经反相器I14...输出到第二和第三选择部12和13。特别地，将每个数据位输出到相应的第二和第三选择器12-1和13-1。先前从存储控制电路6输出高电平的第一选择信号SELECT1和低电平的第二选择信号SELECT2。因此，第二选择器12-1从反相器I14选择输出并输出到锁存部8，以及第三选择部13-1从反相器I14选择输出并输出到锁存部8。在数据输出周期期间，将读出放大器使能信号SE设置成低电平以便断开开关SW31和SW32、SW33和SW34、...。在时间b4，将字线WLxU和WLxD和读信号RDU和RDD设置成低电平。
此后，在步骤S15，当由锁存部8锁存用于栅极线的显示数据的数据位时，将显示数据输出到数据线驱动电路9。数据线驱动电路9响应定时信号，基于显示数据的数据位和灰度电压，驱动数据线。同时，栅极线驱动电路5驱动栅极线。用这种方式，以半灰度在显示部3上显示用于栅极线、对应于第一图像数据的图像。
当有必要显示第二图像数据时，执行用于存储在第二显示存储器7b中的第二图像数据的读操作(步骤825)和显示操作(步骤826)。
在步骤S25，读操作的读周期0至b5的读周期包含预充电周期、数据读操作周期、读出操作周期、数据输出周期和另一周期，如图20A至20J所示。预充电周期是周期0至b1、数据读操作周期是周期b1到b2，读出操作周期是周期b2到b3、数据输出周期是周期b3到b4、以及另一周期是周期b4到b5。此时，存储控制电路6将第二读起始地址输出到字线解码器21和位线解码器22。字线解码器21和位线解码器22开始解码操作。同时，控制电路6将第一选择信号SELECT1和第二选择信号SELECT2均设置成高电平。
更具体地说，在读周期的预充电周期中，读出预充电控制信号SPC被设置成高电平，如图20F所示，以及预充电信号PCB被设置成低电平，如图20G所示。因此，响应信号SPC，导通开关SW21和SW22、SW23和SW24、...以便连接存储单元部的所有位线对和预充电电路部的所有位线对。同时，响应预充电信号PCB，导通P沟道MOS晶体管T21至T23、T26至T28、...以便使所有位线对预充电并均衡化到预定电势。
因此，在第二过程的数据读取周期中，将信号PCB设置成高电平。因此，断开P沟道MOS晶体管T21至T23、T26至T28、...。基于解码结果，显示存储部7的字线解码器21驱动字线WLxD，如图20D和20E所示。因此，从与所驱动的字线WLxD相连的第二显示存储器7b中的存储单元读出数据位并以电势的形式，在位线对上传送。
随后，在读出操作周期中，将读出预充电控制信号SPC设置成低电平以便断开开关SW21和SW22、SW23和SW24、...。同时，存储控制电路6生成读出放大器使能信号SE。响应信号SE，导通开关SW31和SW32、SW33和SW34、...。因此，通过P沟道MOS晶体管T29和T30、...以及N沟道MOS晶体管T18和T19、...，放大第二显示存储器7b中每对位线上的电势。
随后，在数据输出周期中，存储控制电路6生成读信号RDD并将其提供到第二显示存储器7b，如图20I和20J所示。触发器N16和N17、...响应读信号RDD，将所放大的电势锁存为第二显示存储器7b中的显示数据的数据位。将所锁存的数据位经反相器I14、I19...输出到第二和第三选择部12和13。特别地，将每个数据位输出到相应的第二和第三选择器12-1和13-1。先前从存储控制电路6输出高电平的第一选择信号SELECT1和高电平的第二选择信号SELECT2。因此，第二选择器12-1从反相器I19选择输出并输出到锁存部8，以及第三选择部13-1从反相器I19选择输出并输出到锁存部8。在数据输出周期期间，将读出放大器使能信号SE设置成低电平以便断开开关SW31和SW32、SW33和SW34、...。在时间b4，将字线WLxD和读信号RDD设置成低电平。
此后，在步骤S26，当由锁存部8锁存用于栅极线的显示数据的数据位时，将显示数据输出到数据线驱动电路9。数据线驱动电路9响应定时信号，基于显示数据的数据位和灰度电压，驱动数据线。同时，栅极线驱动电路5驱动栅极线。用这种方式，以半灰度在显示部3上显示对应于用于栅极线的第二图像数据的图像。
在以半灰度显示图像数据后，在步骤S27检验是否发出滚动指示。当向图像绘画单元1发出滚动指示时，图像绘画单元1将存储控制信号输出到存储控制电路6。存储控制电路6更新写和读起始地址以及重复步骤S21至S26。当未发出滚动指示时，执行步骤S28。在步骤S28，当用户操作输入单元15并指示屏幕显示结束(步骤S28-是)时，结束移动终端16的操作。
如上所述，根据本发明的控制驱动器2，通过应用显示存储部7(第一显示存储器7a、第二显示存储器7b)、选择部(第一选择部11、第二选择部12、第三选择部13)以及锁存部8的上述结构，减少了布线交叉。因此，根据本发明的控制驱动器2，能实现微型化控制驱动器(不增加芯片大小)同时不增加功耗。
应注意到在上述描述中，描述了滚动指示。然而，可以将存储在第一图像存储器7a和第二图像存储器7b中的图像数据应用于另一目的。例如，当显示部3包含具有与显示部3具有相同结构的主显示部和子显示部以及以一个芯片控制驱动器2同时驱动两个显示部时，存储在第一显示存储器7a中的第一图像数据可以显示在主显示部上，以及存储在第二显示存储器7b中的第二图像数据可以显示到子显示部上。
在上述描述中，当图像数据包括8位时，假定上面部分是4位并且下面部分是4位。然而，当上面部分的位数是可选的并且下面部分位于不是上面部分的图像数据的位的位置时，也可以应用本发明。
本发明的控制驱动器能在显示部上显示图像数据而不增加功耗。
本发明的控制驱动器能在显示部上显示图像数据而不增加显示存储器的存储容量。
本发明的控制驱动器能做成小尺寸。
权利要求
1.一种控制驱动器，包括显示存储控制部，其在图像数据仅包括其像素大小等于或者小于显示部的像素大小的第一图像数据时，生成第一过程控制信号，并且在所述图像数据包括第一图像数据和第二图像数据并且所述第一图像数据具有等于所述显示部的像素大小时，生成第二过程控制信号；显示存储部，其响应所述第一过程控制信号，将所述第一图像数据的上面部分和下面部分存储为显示数据的第一部分和第二部分，并且其响应所述第二过程控制信号，将所述第一图像数据的所述上面部分和所述第二图像数据的上面部分存储为所述显示数据的所述第一部分和第二部分，其中所述显示数据在所述显示部上显示。
2.如权利要求1所述的控制驱动器，其中所述第一图像数据的所述上面部分的位数是可选的。
3.一种控制驱动器，包括显示存储部，存储显示数据的第一和第二部分，其中在图像数据仅包括其像素大小等于或者小于显示所述显示数据的显示部的像素大小的第一图像数据时，所述第一和第二部分是第一过程中的所述第一图像数据的上面和下面部分，以及在所述图像数据包括所述第一图像数据和第二图像数据并且所述第一图像数据具有等于所述显示部的像素大小时，所述第一和第二部分是第二过程中的所述第一图像数据的所述上面部分和第二图像数据的上面部分，；第一选择部，将在所述第一过程中的所述第一图像数据的所述下面部分和所述第二过程中的所述第二图像数据的所述上面部分作为所述第二部分输出到所述显示存储部；锁存部，锁存提供到其中的数据；第二选择部，在所述第一过程中，将从所述显示存储部读出的所述显示数据的所述第一部分输出到所述锁存部，以及在所述第二过程中，输出用于显示所述第一图像数据的所述所读出的显示数据的所述第一部分和用于显示所述第二图像数据的所述所读出的显示数据的所述第二部分；以及第三选择部，在所述第一过程中，将所述显示数据的所述第二部分输出到所述锁存部，以及在所述第二过程中，输出用于显示所述第一图像数据的所述所读出的显示数据的所述第一部分和用于显示所述第二图像数据的所述所读出的显示数据的所述第二部分。
4.如权利要求3所述的控制驱动器，进一步包括数据线驱动电路，基于灰度电压和由所述锁存部锁存的数据，驱动所述显示部的数据线。
5.如权利要求3或4所述的控制驱动器，其中，所述显示存储部包括第一显示存储器，存储所述显示数据的所述第一部分；以及第二显示存储器，存储所述显示数据的所述第二部分。
6.如权利要求5所述的控制驱动器，其中，所述显示存储部包括在列和行的矩阵中排列的多个存储单元，所述第一显示存储器由奇数编号列形成，以及所述第二显示存储器由偶数编号列形成。
7.如权利要求6所述的控制驱动器，其中，所述第二选择部包括为所述奇数编号列提供的多个第二选择器；以及所述第三选择部包括为所述偶数编号列提供的多个第三选择器，在用于对应于所述第一部分的所述数据位的所述第二部分的数据位的所述偶数编号列的邻近，提供用于所述显示数据的所述第一部分的一个数据位的所述奇数编号列，从所述奇数编号列读出的所述数据位与对应于所述奇数编号列和所述偶数编号列的所述第二和第三选择器连接，以及从所述偶数编号列读出的所述数据位与对应于所述奇数编号列和所述偶数编号列的所述第二和第三选择器连接。
8.如权利要求6所述的控制驱动器，其中，所述奇数编号列的所述存储单元的行与第一字线连接，所述偶数编号列的所述存储单元的行与第二字线连接，以及所述显示存储部进一步包括字线解码器，基于写入地址和读取地址的一个，选择所述第一字线的一个和所述第二字线的一个。
9.如权利要求8所述的控制驱动器，其中，在所述第一过程中，所述字线解码器基于用于所述第一图像数据的写入操作的所述写入地址和基于用于所述第一图像数据的读取操作的所述读取地址，每次选择所述第一字线的一个和所述第二字线的一个，所述字线解码器基于用于所述第一图像数据的所述上面部分的写入操作的第一写入地址，选择所述第一字线的一个，以及基于用于所述第二图像数据的所述上面部分的写入操作的第二写入地址，选择所述第二字线的一个；所述字线解码器基于用于所述第一图像数据的所述上面部分的读取操作的第一读取地址，选择所述第一字线的一个，以及基于用于所述第二图像数据的所述上面部分的读取操作的第二读取地址，选择所述第二字线的一个。
10.一种显示装置，包括图像绘画单元，输出第一图像数据的图像数据或所述第一图像数据和第二图像数据的图像数据；灰度电压生成电路，生成灰度电压；与数据线相连的显示部，其中，所述第一图像数据具有与所述显示部相同的像素大小；以及如权利要求1-9的任何一个所述的控制驱动器。
11.一种移动终端，包括输入单元，用来提供图像数据和滚动指令；以及如权利要求10所述的显示装置。
12.一种用于在显示部上显示图像数据的控制驱动器，包括在列和行的矩阵中排列的多个存储单元，其中，第一显示存储器由奇数编号列形成，以及第二显示存储器由偶数编号列形成；为所述奇数编号列提供的多个第二选择器；以及为所述偶数编号列提供的多个第三选择器，其中，来自所述奇数编号列的输出与对应于所述奇数编号列和在所述奇数编号列邻近提供的所述偶数编号列的所述第二和第三选择器连接，以及来自所述偶数编号列的输出与对应于所述奇数编号列和所述偶数编号列的所述第二和第三选择器连接。
13.一种在显示部上显示图像数据的方法，包括确定所述图像数据的像素大小是否大于所述显示部的像素大小；当所述图像数据的像素大小不大于所述显示部的像素大小并且所述图像数据仅包含所述第一图像数据时，将第一图像数据的上面和下面部分写入第一和第二显示存储器；当所述图像数据的像素大小大于所述显示部的像素大小以及所述图像数据包含所述第一图像数据和第二图像数据时，将所述第一图像数据的所述上面部分写入所述第一显示存储器；以及在写入所述第一图像数据的所述上面部分后，将所述第二图像数据的上面部分写入所述第二显示存储器。
14.如权利要求13所述的在显示部上显示图像数据的方法，进一步包括当所述图像数据的像素大小不大于所述显示部的像素大小以及所述图像数据仅包含所述第一图像数据时，从所述第一和第二显示存储器读出所述第一图像数据的所述上面和下面部分，以便以全灰度在所述显示部上显示所述图像数据；当所述图像数据的像素大小不大于所述显示部的像素大小以及所述图像数据包含所述第一图像数据和所述第二图像数据时，从所述第一显示存储器读出所述第一图像数据的所述上面部分以便以半灰度在所述显示部上显示所述第一图像数据；以及在读取所述第一图像数据的所述上面部分后，响应滚动指令，从所述第二显示存储器读出所述第二图像数据的所述上面部分以便所述以半灰度在所述显示部上显示所述第一和第二图像数据。
15.如权利要求13或14所述的在显示部上显示图像数据的方法，其中所述第一图像数据的所述上面部分的位数是可变的。
全文摘要
一种控制驱动器，包括显示存储控制部，其在图像数据仅包括其像素大小等于或者小于显示部的像素大小的第一图像数据时，生成第一过程控制信号，并且在所述图像数据包括第一图像数据和第二图像数据并且所述第一图像数据具有等于所述显示部的像素大小时，生成第二过程控制信号；显示存储部，其响应所述第一过程控制信号，将所述第一图像数据的上面部分和下面部分存储为显示数据的第一部分和第二部分，并且其响应所述第二过程控制信号，将所述第一图像数据的所述上面部分和所述第二图像数据的上面部分存储为所述显示数据的所述第一部分和第二部分，其中所述显示数据在所述显示部上显示。
文档编号G09G5/34GK1573678SQ20041004739
公开日2005年2月2日 申请日期2004年6月3日 优先权日2003年6月3日
发明者能势崇 申请人:恩益禧电子股份有限公司