用于驱动电流负载器件的半导体器件及提供的电流负载器件的制作方法

专利名称：用于驱动电流负载器件的半导体器件及提供的电流负载器件的制作方法
技术领域：
本发明涉及一种用于驱动电流负载器件的半导体器件及提供的电流负载器件，该半导体器件设置有包括电流负载元件的多个单元，并且具体涉及一种用于驱动电流负载器件的半导体器件，用于通过提供给电流负载元件的电流值和所述电流负载器件来实现分级显示。
背景技术：
曾开发出一种以矩阵的形式设置有多个单元的电流负载器件，包括操作是由供给的电流决定的电流负载元件。这种器件可用于光发射显示器件，其中电流负载元件是一种发光元件，该器件还可用于有机EL(电致发光)显示器件，其中有机EL元件被用作发光元件。
在下文中，作为一种电流负载器件，一种光发射显示器件将作为实例被描述。

图1为矩阵型光发射显示器件的构造图。
该显示器件包括水平驱动电路200；垂直扫描电路300以及显示部分400。通过调节流入显示部分400的1像素显示部分100内的发光元件的电流来实现分级显示。在亮度由不同的电流决定的发光元件内，电流和亮度成比例关系。通过将1像素显示部分100的的结构与由水平驱动电路200和垂直扫描电路300施加的电流或电压结合起来，光发射显示器件的这种驱动方法被分类为简单矩阵驱动和有源矩阵驱动。
图2为简单矩阵驱动时1像素显示部分的构造图。在简单矩阵驱动时，在1像素显示部分101内，在控制线110和信号线120之间的每个交点处，在控制线110和信号线120之间连有发光元件130。如图1所示，控制线110由垂直驱动电路300驱动；而信号线120则由水平驱动电路200驱动。并且，垂直扫描电路300接地依次选择控制线110，在扫描第K条控制线110的过程中，当电流或电压从水平驱动电路200被输出给第L条信号线120时，确定流入第K行第L列的发光元件的电流，并且发光元件发出的光的强度与该电流相对应。此后，当开始扫描第(K+1)条控制线时，第K个发光元件即停止发光。
图3为有源矩阵驱动时1像素显示部分的构造图。在有源矩阵驱动时，在1像素显示部分102内，在控制线110和信号线120之间的每个交点处，由控制线110的电位控制的开关SW100与信号线120相连，并且TFT(薄膜晶体管)T100的栅极和电容元件C100的一端与开关SW100的另一端相连。TFT T100的源极和电容元件C100的另一端接地，并且在TFT T100的漏极和电位为VEL的信号线之间连有发光元件130。
并且，当垂直扫描电路SW300接地依次选择控制线110并选定第K条控制线110时，1像素显示部分102内的开关100被接通。此时，水平驱动电路200的第L个输出电压即为TFT T100的栅极电压，并且当所施加的栅极电压使TFT T100在饱和区内工作时，即可确定TFT T100的阻抗。因此，流入发光元件130的电流得以确定，并且发光元件130发出的光的强度与该电流对应。
在有源矩阵驱动中，1像素显示部分可能有时会有不同的构造。图4A和4B分别为有源矩阵驱动中1像素显示部分的其它结构的电路图。如图4A所示，在另一种结构中，在1像素显示部分103内，由控制线110的电位控制的开关SW102与信号线120相连，并且P沟道TFT T102的栅极和漏极与开关SW102的另一端相连。由控制线110的电位控制的开关SW101与TFT T102的栅极和漏极相连，而P沟道TFT T101的栅极和电容元件C100的一端与开关SW101的另一端相连。将恒定的电位VEL施加给TFT T101和T102的源极以及电容元件C100的另一端。在TFT T101的漏极和接地电位GND之间连有发光元件130。并且，当垂直扫描电路300选择了第K条控制线110时，开关SW101和SW102被接通，即可确定TFT T102的栅极电压，从而引起水平驱动电路200的第L个输出电流从信号线120流出。由于TFT T101和TFT T102采用了电流镜象结构，其中TFT T101和TFTT102的电流性能彼此相等，与通过TFT T101流入发光元件130的水平驱动电路200的输出电流值相等，并且发光元件130发出的光的强度与该电流值对应。
如图4B所示，在采用N沟道TFT T103和T104代替P沟道TFTT101和T102时，将执行相似的操作。
将简单矩阵驱动与有源矩阵驱动相比较，在有源矩阵驱动时，即使在选择了下一条线后，电容元件中仍储存着电压，因此，有可能继续流动电流。相应地，与只是间歇发光的简单矩阵驱动相比，有源矩阵驱动允许流入发光元件的电流比较小。
如上所述，即使电流或电压的绝对值不同，当进行分级显示时，不考虑简单矩阵驱动和有源矩阵驱动的驱动方法的种类，水平驱动电路200的功能之一就是把数字式的分级数据转换成电流或电压。在电压输出时，由于像素电路(1像素显示部分)出现了晶体管门限的不均匀性和电压-电流特性以及发光元件的电流-亮度特性的不均匀性，即使施加了相同的电压，仍很可能出现亮度不均匀。另一方面，在电流输出时，由于只受发光元件的电流-亮度特性的不均匀性的影响，亮度的不均匀性较小，并能够显示高亮度。
图5为将电流输出给显示部分400的水平扫描电路200的结构的实例的框图。在该结构中，数字式分级数据被数据逻辑部分201演变成输出数字，接着，数字式分级数据被输入给“数字电压信号-模拟电流信号(数字-电流)”转换部分210，从而获得输出数字所对应的电流输出。
图6为用于1输出的数字-电流转换部分的第一传统实例的电路图。当分级数据为3位(D0到D2)时，受控制的开关SW110，SW111以及SW112共同与输出端相连，用来输出电流I数据。在开关SW110，SW111以及接地电位为VG的接地线之间连有N沟道TFT T110、T111和T112，其中输入电压VA被施加给栅极。假设发光元件的电流-亮度特性成比例关系。更进一步，假设水平驱动电路200和垂直驱动电路300都在一种玻璃基板上形成，并且所有的晶体管都是TFT。即使当分级数据不小于三位时，也采用相似的结构。
更进一步，在第一传统实例中，设计使得关于TFT T110、T111和T112，沟道长度(L)是恒定的，并且通道宽度(W)的比为1∶2∶4。由于TFT T110、T111和T112是相同的，使得栅极电压为电压VA而源极电压为电压VG，当TFT T110至T112在饱和区内运行时，电流比为1∶2∶4。因此，如果选择了合适的输入电压VA，依据与输出电流I数据相关的分级数据D0到D2，开关SW110至SW112被接通/断开，电流比为0到7的8级电流输出得以实现。而且，通过改变输入电压VA可以调节电流的绝对值。
图7为用于1输出的数字-电流转换部分的第二传统实例的电路图。在传统第二实例中，数字式分级数据D0到D2被输入给N沟道TFT T110至T112的栅极。TFT T110至T112的漏极共同与输出端相连，并且电源电压VD施加给它们的源极。TFT T110至T112的通道宽度的比被设为1∶2∶4，与第一传统实例相似。
在如上所述的第二传统实例中，在合适的电压之前，数字式分级数据输入被设定为高电平，并且设定了被薄膜晶体管关断的低电平，从而，与第一传统实例相似地，电流比为0至7的8级电流输出得以实现。而且，通过改变数字式分级数据输入的高电平，可以调节电流的绝对值。
但是，在晶体管中，尤其在TFT内，由于当在不同TFT之间施加相同的栅极电压时，电流性能的不均匀性较大，就产生了问题，即很难有高精度的电流输出。在传统的数字-电流转换部分中，当在显示器件的几乎整个宽度范围内存在TFT的不均匀性特性时，即使TFT的的规格是统一的，并且栅极和源极之间的电压也是统一的，由于电流值不同于不均匀部分的其它区域内的电流值，将出现不均匀显示。而且，电流性能甚至在彼此靠近的TFT之间也变得不均匀，并且，当这种不均匀性变大时，在邻近的像素之间也出现了显示的不均匀性，并且当用于相同输出的TFT的特性变得不均匀时，将不能满足分级的单一性。
而且，在传统的数字-电流转换部分，尤其在有源矩阵驱动中存在问题，即当输出电流值较低时，需要驱动时间。这是由于这样的事实当采用电流驱动进行有源矩阵驱动时，当与数字-电流转换部分的输出电流相同的电流作为驱动电流流至像素内的TFT时，即完成驱动，但接线负载，尤其是寄生电容总是会出现在显示部分400内的信号线110内，发光元件也有电容值，并因此有必要通过恒定的输出电流对电容负载进行充电或放电。即，由于首先通过将电容充电或放电至一定的电压，与作为驱动电路的数字-电流转换电路的输出电流相同的电流流向像素内的TFT需要较长的时间。

发明内容
本发明的目的之一就是要提供用于驱动光发射显示器件的半导体器件和提供的光发射显示器件，该器件能够将高精度的输出电流，以提供给数字式图象数据输入，并且优选地，即使输出电流值较低时，也能够以高速驱动光发射显示器件。
本发明的另目的就是要提供一种更通用的用于驱动电流负载器件的半导体器件以及其电流负载器件。
依据本发明的第一方面，用于驱动电流负载器件的、设置有多个包括电流负载元件的单元的半导体器件包括用于将电流供给所述单元的电流供给端；以及n位的数字-电流转换电路，其中至少有一个被提供给每个或多个所述电流供给端，并且该电路储存有n(n是自然数)种由待输入的一种或多种参考电流决定的电流值，并且，该电路根据待输入的n位的数字数据，从由所述的储存电流值获得的2n个电平电流中输出电流。
依据本发明的第二方面，用于驱动一种电流负载器件的、设置有多个包括电流负载元件的单元的半导体器件包括多个n位的数字-电流转换电路，用于储存一个或多个参考电流值并根据n位的数字数据输出电流；电流储存移位寄存器，用于依次输出扫描信号，该信号与所述的n位的数字-电流转换电路内顺序执行的所述参考电流的储存操作同步；n位的数据锁存器，用于将n位的数字数据发送给n位的数据选择器；以及n位的数据选择器，用于根据所述n位数字-电流转换电路来决定是否对来自所述n位数据锁存器的n位数字数据执行储存所述参考电流或输出电流的操作。
该电流负载器件的实例为一种光发射显示器件，它包括亮度由所供给的电流决定、并且在每个像素上都有的发光元件。现在，本发明将把用于一种光发射显示器件的半导体器件作为实例进行说明。
依据本发明，用于驱动一种光发射显示器件的半导体器件包括n位的数字-电流转换电路，其设置有n个用于储存1位参考电流的1位数字-电流转换电路，其中的每个电路输入与储存在一个1位数字-电流转换电路内的发光元件的电流-亮度特性对应的n种参考电流，并且将参考电流输出给依据n位数字图象数据选择的或不少于两个的1位数字-电流转换电路，从而输出2n种电流，向每个输出端提供n位数字-电流转换电路，用来将电流输出给光发射显示器件，并且所述n种参考电流的电流值被设定为最小电流值的依次加倍。
1位数字-电流转换电路可以包括流过参考电流的信号线；传输1位数字图象数据的数据线；控制线；第一和第二电压供给线；源极与第一电压电源线相连的晶体管；连接在晶体管的栅极和第二电压电源线之间的电容元件；连接在晶体管的漏极和输出端之间的、由用于穿过数据线的信号控制的第一开关；连接在第一晶体管的栅极和信号线或第一晶体管的漏极之间的、由用于穿过控制线的信号控制的第二开关；以及连接在晶体管漏极和信号线之间的、由用于穿过控制线的信号控制的第三开关；以及还可以包括流过参考电流的信号线；传输1位数字图象数据的数据线；第一和第二控制线；第一和第二电压电源线；源极与第一电压电源线相连的第一晶体管；连接在第一晶体管的栅极和第二电压电源线之间的电容元件；连接在第一晶体管的漏极和输出端之间的、由用于穿过数据线的信号控制的第一开关；连接在第一晶体管的栅极和信号线或第一晶体管的漏极之间的、由用于穿过第二控制线的信号控制的第二开关；以及连接在第一晶体管的漏极和信号线之间的、由用于穿过第一控制线的信号控制的第三开关。
可替换的是，在第一晶体管和第一电压电源线之间还可以包括栅极被偏置的第二晶体管。
此外，当第一开关处于断开状态、而第二和第三开关都处于导通状态时，晶体管工作在饱和区内，其中在栅极和漏极之间有一部分被短路，当运行处于稳定状态时，晶体管的栅极和源极之间的电压是在漏极和源极之间流动参考电流所必需的电压，根据晶体管的电流/电压特性来决定该电压值，随后，当第二和第三开关处于断开状态时，晶体管的栅极和源极之间的电压被保持在电容元件内，由第一开关的操作来决定是否输出基于所保持的栅极和源极之间的电压的参考电流。然后，由于在每个输出中出现了n个1位数字-电流转换电路，根据n位数字图象数据，即可输出与发光元件的电流-亮度特性对应的2n个电平的电流。因此，1位数字-电流转换电路能够不受用于储存和输出电流的晶体管的电流/电压特性的不均匀性的影响，输出高精度的电流。
而且，如果在第二开关处于断开状态后，第三开关处于断开状态，由作为第三开关的晶体管的断开操作所引起的噪声影响被减少，因此，1位数字-电流转换电路能够以更高的精度储存和输出电流。
第一至第三开关可以由晶体管构成。
而且，1位数字-电流转换电路配有伪晶体管(dummy transistor)，其中用来穿过第二控制线的信号的反转信号被输入给栅极，该栅极的长度和宽度的乘积为构成第二开关的晶体管的栅极的长度和宽度的乘积的1/2，漏极与该晶体管的栅极相连，并且源极与漏极短路。从而，由于作为第二开关的晶体管被断开时可以补偿电荷的运动，因此1位数字-电流转换电路能够以更高精度储存和输出电流。
在本发明中，在储存电流期间，用来储存n位数字-电流转换电路中的n种电流的晶体管是在饱和区内运行，在饱和区内，在栅极和漏极之间的部分被短路，并且在栅极和漏极之间的电压是使电流以稳定方式流动的电压。在电流储存期间完结时，使栅极和漏极之间短路的开关被断开，栅极和源极之间的电压被储存在电容中。此时，由于n个晶体管在栅极和源极之间储存了电压，使参考电流根据各自的电流/电压特性流动，不受n个储存电流的晶体管的电流/电压特性的不均匀性的影响，使参考电流流动的栅极和源极之间的电压被保持，从而储存了电流。在驱动阶段，储存了n种电流的第一晶体管导通/断开在n个储存了电流的晶体管的漏极和数字-电流转换电路的输出之间的n个开关，来确定所储存的电流是否被输出。由于这样输出的电流是从本身储存了电流的n个晶体管输出的，就产生了不受电流性能的不均匀性影响的高精度电流。通过上述的操作，本发明中每个输出的数字-电流转换电路就能够输出高精度的、电流比为0，1，2，...2n-1的电流。在这种情况下，为了构成数字-电流转换电路，必须有n个参考电流源。
此外，如果第二晶体管的栅极是偏置的，第一和第二晶体管被共基-共射连接(cascode connected)，并且当两个晶体管在邻近区域内运行时，漏极电流的漏极电压可靠性被抑制，因为，即使发光元件的特性变得不均匀，仍有可能抑制所供给的电流的不均匀性。
而且，依据本发明还提供了第二种用于驱动光发射显示器件的半导体器件，其中在每个像素上都设置有亮度由所供给的电流决定的发光元件，所述每个像素具有n位数字-电流转换电路，用来储存1种参考电流、并根据n位数字图象数据产生并从所储存的参考电流输出与发光元件的电流-亮度特性对应的2n种电流的特征，每个输出端用于输出电流给光发射显示器件。
n位数字-电流转换电路包括流入参考电流的信号线；传输1位数字图象数据的n条数据线；控制线；第一和第二电压电源线；源极与第一电压电源线相连的电流储存晶体管；n个电流输出晶体管，它们的栅极彼此短路，而源极共同与第一电压电源线相连；连接在电流输出晶体管的栅极和第二电压电源线之间的电容元件；连接在n个电流输出晶体管的漏极和其输出端之间的、由用于穿过数据线的任何信号控制的n个输出控制开关；连接在电流储存晶体管的漏极和信号线之间的、由用于穿过控制线的信号控制的第一储存控制开关；以及连接在电流储存晶体管的栅极和电流输出晶体管的栅极之间的、由用于穿过控制线的信号控制的第二储存控制开关；并且n个电流输出晶体管的电流性能被设定为最低电流性能可以依次加倍的水平。这种n位数字-电流转换电路包括流过参考电流的信号线；传输1位数字图象数据的n条数据线；第一和第二控制线；第一和第二电压电源线；源极与第一电压电源线相连的电流储存晶体管；n个电流输出晶体管，它们的栅极彼此短路，而源极共同与第一电压电源线相连；连接在电流输出晶体管的栅极和第二电压电源线之间的电容元件；连接在n个电流输出晶体管的漏极和输出端之间的、由用于穿过数据线的任何信号控制的n个输出控制开关；连接在电流储存晶体管的漏极和信号线之间的、由用于穿过第二控制线的信号控制的第一储存控制开关；以及连接在电流储存晶体管的栅极和电流输出晶体管的栅极之间的、由用于穿过所述控制线的信号控制的第二储存控制开关；并且n个电流输出晶体管的电流性能被设定为最低电流性能可以依次加倍的水平。
可替换的是，可以在电流储存晶体管或电流输出晶体管与第一电压电源线之间配备栅极被偏置的偏置晶体管。
当输出控制开关处于断开状态、而第一和第二储存控制开关处于导通状态时，电流储存晶体管在饱和区内运行，在该饱和区内，栅极和漏极之间的部分被短路，当运行处于稳定状态时，电流储存晶体管的栅极和源极之间的电压是使参考电流在漏极和源极之间流动所必需的电压，根据电流储存晶体管的电流/电压特性来确定该电压值，随后第一和第二储存控制开关呈断开状态，电流储存晶体管的栅极和源极之间的电压在电容元件内被保持，呈现一种状态，即根据栅极和源极之间保持的电压，n个电流输出晶体管能够根据电流/电压特性从参考电流流出共n种电流，并由n位数字图象数据来决定能够由电流输出晶体管流出的电流是否被输出。
优选的是，在所述第一储存控制开关处于断开状态之后，第二储存控制开关呈断开状态。
输出控制开关、第一和第二储存控制开关可以由晶体管构成。
优选的是，n位数字-电流转换电路具有伪晶体管，其中用于穿过第二控制线的信号的反转信号在栅极内被输入，栅极的长度和宽度的乘积是构成第一储存控制开关的晶体管的栅极的长度和宽度的乘积的1/2，漏极与电流储存晶体管的栅极相连，以及源极与漏极短路。
当邻近区域内的晶体管的电流/电压特性不均匀性较小时可采用本发明。每个输出的n位数字-电流转换电路中的用于储存电流的晶体管用与上述方法相似的方式储存电流。在此，设置有用于储存电流的晶体管和上述的晶体管是电流镜像。当用于储存电流的晶体管被相等或较大，以使得n个电流性能比为1∶2∶4∶...∶2n-1的输出晶体管中的电流性能比相对最大电流性能的晶体管的电流性能比为1∶1或2∶1时，参考电流值较大，给参考电流流过的接线负载充电或放电的时间被缩短，从而可以缩短电流存储时间。此时，由于用于储存电流的晶体管在参考电流流过的状态下储存了删-源极电压，不受电流/电压特性的不均匀性的影响，仍可以高精度储存电流。从而，当邻近区域内的晶体管的电流/电压特性的不均匀性较小时，在输出晶体管的漏极和数字-电流转换电路之间提供了n个根据数字输入图象数据导通/断开的开关，作为能够输出高精度电流的器件，其中的电流比为0，1，2，...，2n-1。而且，在这种情况下，单个的参考电流源即可构成数字-电流转换电路，从而有可能减少来自外界的输入。
此外，当具有栅极被偏置的偏置晶体管时，电流储存晶体管或电流输出晶体管和偏置晶体管被共基-共射连接，并且，当两个晶体管在饱和区内运行时，漏极电流的漏极电压可靠性可能被抑制，因此即使发光元件的特性变得不均匀，仍有可能抑制所供给的电流的不均匀性。
还提供了第三种用于驱动光发射显示器件的半导体器件，其中依据本发明，在每个像素上设置有亮度由所供给的电流决定的发光元件，本发明具有以下特点具有用于根据发光元件的电流-亮度特性储存k种参考电流的n位输出数字-电流转换电路，从所述的储存的k种参考电流中产生(n-k)种电流，并根据n位数字图象数据从这些电流的结合中输出2n种电流，每个输出端都被用来输出电流给光发射显示器件。
n位输出数字-电流转换电路包括参考电流流过的k条信号线；传输1位数字图象数据的n条数据线；控制线；第一和第二电压电源线；k个电流储存和输出晶体管，它们的源极与第一电压电源线相连；(n-k)个电流输出晶体管，它们的栅极与k个电流储存和输出晶体管中的一个的栅极短路；连接在电流储存和输出晶体管的栅极与第二电压电源线之间的一个或多个电容元件；连接在电流储存和输出晶体管及电流输出晶体管的漏极与输出端之间的、由用于穿过数据线的任何信号控制的n个输出控制开关；连接在电流储存和输出晶体管与信号线之间的、由用于穿过控制线的信号控制的k个第一储存控制开关；以及连接在电流储存和输出晶体管的栅极与漏极之间的、由用于穿过控制线的信号控制的k个第二储存控制开关，并且，电流输出晶体管的电流性能比所有电流储存和输出晶体管的电流性能更低，电流输出晶体管及电流储存和输出晶体管的电流性能被设定在其最低的电流性能可以依次加倍的水平。N位数字-电流转换电路包括参考电流流过的k条信号线；传输1位数字图象数据的n条数据线；第一和第二电压电源线；k个电流储存和输出晶体管，它们的源极与第一电压电源线相连；(n-k)个电流输出晶体管，它们的栅极与所述的k个电流储存和输出晶体管中的任何一个的栅极短路；连接在电流储存和输出晶体管的栅极与第二电压电源线之间的一个或多个电容元件；连接在电流储存和输出晶体管及电流输出晶体管的漏极与输出端之间的、由用于穿过数据线的任何信号控制的n个输出控制开关；连接在电流储存和输出晶体管与信号线之间的、由用于穿过第二控制线的信号控制的k个第一储存控制开关；以及连接在电流储存和输出晶体管的栅极与漏极之间的、由用于穿过第一控制线的信号控制的k个第二储存开关，并且，电流输出晶体管的电流性能比所有电流储存和输出晶体管的电流性能更低，电流输出晶体管及电流储存和输出晶体管被设定为最低的电流性能可以依次加倍的水平。
可替换的是，可以在电流储存晶体管或电流输出晶体管与第一电压电源线之间配备栅极被偏置的偏置晶体管。
当输出控制开关处于断开状态、而第一和第二储存控制开关处于导通状态时，电流储存和输出晶体管在饱和区内运行，在该饱和区内，栅极和漏极之间的部分被短路，当运行处于稳定状态时，电流储存和输出晶体管的栅极和源极之间的电压是使参考电流在漏极和源极间流动所必需的电压，根据电流储存和输出晶体管的电流/电压特性来确定该电压值，随后，当第一和第二储存控制开关处于断开状态时，电流储存和输出晶体管的栅极和源极之间的电压在电容元件内被保持，以便呈现出这样一种状态即电流输出晶体管及电流储存和输出晶体管能够根据电流/电压特性从基于栅极和源极之间所保持的电压的参考电流流过共n种电流，并由n位数字图象数据来决定能够由电流输出晶体管及电流储存和输出晶体管流出的电流是否被输出。
优选的是，在第一储存控制开关处于断开状态后，第二储存控制开关处于断开状态。
输出控制开关、第一和第二储存控制开关可以由晶体管构成。
此外，n位数字-电流转换电路具有伪晶体管，其中用于穿过第二控制线的信号的反转信号被输入栅极，栅极的长度与宽度的乘积是构成第一储存控制开关的晶体管的栅极的长度和宽度的乘积的1/2，漏极与电流储存晶体管的栅极相连，并且源极与漏极短路。
当邻近区域内的晶体管的电流性能较小时，可以采用本发明。在电流储存时期内，每个输出的n位数字-电流转换电路器件内的一个或几个晶体管储存的参考电流的数量，和以与上述方法相似的方式储存参考电流的晶体管的参考电流的数量相同。因此，用于储存电流的一个或几个晶体管能够输出高精度的电流。另一方面，包括任何一个用于储存电流的晶体管的一个或几个输出晶体管和电流镜像输出比参考电流低的电流，从而即使电流/电压特性不均匀，整体上的影响仍可以被最小化。通过上述结构，能以高精度提供电流比为1∶2∶4∶...∶2n-1的电流。作为在用于储存和输出电流的晶体管的漏极和数字-电流转换电路的输出之间的器件，提供了n个根据数字图象数据导通/断开的开关器件从而能够输出电流比为1∶2∶4∶...∶2n-1的高精度电流。此外，在这种情况下，数字-电流转换电路可以由一个或几个参考电流源构成，从而减少来自外界的输入。
在此，当具有栅极被偏置的偏置晶体管时，电流储存晶体管或电流输出晶体管以及偏置晶体管被共基-共射相连，并且当两个晶体管都在邻近区域内运行时，漏极电流的漏极电压可靠性被抑制，因此即使发光元件的特性变得不均匀，仍有可能抑制所供给电流的不均匀性。
在本发明中，上述任何一种数字-电流转换电路器件可以结合在一起以构成一种n位数字-电流转换电流器件。例如，第一实施例的1位数字-电流转换电路被用作最高电流值的位，而第二实施例中的(n-1)位数字-电流转换电路被用于比前者更低的位，从而构成n位数字-电流转换电路，当有两种参考电流时，受不均匀性影响很大的最高电流值的位的精度较高。
此外，在本发明中，第一和第二电压电源线可以是普通电源线。
此外，当输出端的数目为a，并且光发射显示器件的像素发出的颜色为b颜色时，必须有n×b种参考电流值，但在这种情况下，电流的储存操作可能被分解成a/b次进行。与1-输出对应的数字-电流转换电路具有上述的两个n位数字-电流转换电路，其中，一个用作电流输出电路，而另一个则被用作电流储存电路，并且电流的储存被分解成a/b次利用每帧内相同的参考电流进行，优选的是，每帧内电流的输出和储存是变化的。通过改变每帧的任务，除了驱动光发射显示器件的周期之外，储存电流的周期不是必需的。因此，可以认为驱动周期是整个帧周期，驱动1线的1水平周期可以花更长的时间，并且在像素电路中可以驱动高精度的电流。例如，即使当与1-输出相对应的数字-电流转换电路设置有不少于3个n位数字-电流转换电路，上述的操作仍被相似地执行。而且，可以在每个复数帧时进行电流输出和电流储存之间任务的变化。
在本发明中，提供了一种预充电的电路，其中从电流输出电路(如上述的n位数字-电流转换电路)输出的电流被输入以便输出合适的电压。优选的是，预充电电路包括伪负载电路，其中如果光发射显示器件是简单矩阵型的，就会产生与发光元件相等的负载；如果光发射显示器件是有源矩阵型的，就会产生与像素电路相等的负载；电压跟随器，它的输入为输出电流从电流输出电路流出到达伪负载电路处的电压；连接在电流输出电路的输出和伪负载电路之间的第一预充电开关；用于穿过控制第一预充电开关的信号的第一预充电控制线；用于连接电流输出电路的输出和光发射显示器件的第二预充电开关；第二预充电控制线，用于穿过第一预充电开关以控制用于控制第一预充电开关的信号的反转信号；以及连接在电压跟随器的输出和光发射显示器件之间的、由用于穿过第一预充电控制线的信号控制的第三开关。
此外，当进行1水平周期的第一阶段的预充电操作时，电流输出电路的输出电流被输送给伪负载电路，电压则被施加给光发射显示器件内的像素内的发光元件或像素电路，随后，当进行电流驱动操作时，电流输出电路的输出电流被直接输送给光发射显示器件内的像素内的发光元件或像素电路，从而即使电流输出电路的输出电流较小，仍可以缩短光发射显示器件内的接线负载或相似元件的充电和放电时间，因为可以更稳定、更快速、高精度地驱动光发射显示器件内的像素的发光元件或像素电路。
此外，预充电电路的结构中取消了电压跟随器的偏移电压，电压跟随器取消偏移电压的操作是在电流驱动运行时进行的，从而无需额外的时间，并且用于储存和输出电流的电路的输出电流被输送给伪负载电路的情况和电流被输送给实际光发射显示器件内的像素(电路)的情况之间的差别变得较小，因为，可以更稳定、快速、高精度地驱动光发射显示器件内的像素内的发光元件。
通过提供预充电电路，由于出现了靠近数字-电流转换电路的伪像素(电路)，即使两者之间的接线负载较小，并且待输出的电流也较小，因此，伪像素(电路)使电流输出在较短的时间周期内稳定地流动。在电流稳定地流向伪像素(电路)的阶段内，栅极电压被输入给电压跟随器，并且电压跟随器的输出与光发射显示器件的数据线相连，从而与电流输出电路的输出电流稳定地流向显示部分中的像素(电路)的状态时的电压相近的电压被施加给信号线或显示部分内的像素(电路)。与数据线的负载被恒定的电流充电和放电的情况相比，上述的预充电操作可以高速进行。在通过预充电操作使数据线和显示部分内的像素(电路)的电压稳定之后，电流输出电路与伪像素(电路)分离，并且电流被直接从电流输出电路输出给数据线。在这种情况下，由于从电流输出电路输出的恒定电流引起数据线的负载，并且因为已经进行了预充电，显示部分内的像素(电路)被少量地充、放电，并且不受预充电之前信号线的负载和显示部分内的像素(电路)的电压的影响。此外，可以缩短驱动时间。因此，通过执行上述的驱动操作的两个阶段，可以稳定、高速、高精度地电流驱动像素(电路)，而不受驱动前光发射显示部分内的接线负载和像素(电路)的负载电压的影响。
依据本发明用于驱动光发射显示器件的半导体器件包括一个或多个n位数字-电流转换电路，用来在每次输出时储存参考电流、并根据n位数字数据输出2n种电流；数据选择器，其中n位数字-电流转换电路进行电流的输出和储存操作，以便无论是否将n位数据锁存器和来自n位数据锁存器的数据传输给n位数字-电流转换电路都进行操作；以及电流储存移位寄存器，用于与储存参考电流操作同步地输出扫描信号。此外，用于驱动光发射显示器件的半导体器件在每个输出都具有该预充电电路。另外，用于驱动光发射显示器件的半导体器件在每个输出都设置有n位数据寄存器，用于与占据移位寄存器的数据扫描信号同步地保持由外界输入的n位数字数据。此外，还包括输出选择器电路，它能够根据选择器信号，依次将n位数字-电流电路的输出或1水平周期内的预充电电路与光发射显示器件的多条数据线连接起来，从而用于驱动光发射显示器件的半导体器件能够在更小的电路规模内驱动光发射显示器件。
应该注意可以将用于产生参考电流的电路集成在一个芯片上。此外，晶体管可以由薄膜晶体管构成。
依据本发明的光发射显示器件具有以下特点提供了上述的任何一种用于驱动在相同的基板上形成的光发射显示器件作为发光元件的半导体器件，并与用于产生参考电流的电路共同集成在一块芯片上。
具体地，当发光元件和用于驱动光发射显示器件的半导体器件形成在相同的基板上作为发光元件时，预充电电路内的伪负载(电路)可以与显示器件内的像素内的负载(电路)具有相同的尺寸和形状，因为，可以使所获得的预充电电压的精度较高。此时，将预充电操作和电流输出操作结合起来的驱动方法可以更稳定，更高速，更精确。
上述的依据本发明的用于驱动光发射显示器件的半导体器件以及光发射显示器件还能被用于更普通的电流负载元件及半导体器件，用于驱动电流负载元件、或由电流负载元件取代上述的发光元件构成的电流负载器件。
附图的简要说明图1为一种光发射显示器件的结构图，其中发光元件的亮度是由每个像素内所供给的电流决定的。
图2为简单矩阵驱动时，1像素显示部分的结构电路图。
图3为有源矩阵驱动时，1像素显示部分的结构电路图。
图4A和4B分别为有源矩阵驱动时，1像素显示部分的另一种结构的电路图。
图5为用于将电流输出给显示部分400的水平扫描电路200的实例的框图。
图6为1输出的数字-电流转换部分的第一传统实例的电路图。
图7为1输出的数字-电流转换部分的第二传统实例的电路图。
图8为依据本发明的第一实施例用于驱动电流负载器件的半导体器件的结构电路图。
图9为1输出D/I转换部分230的结构框图。
图10为1位D/I转换部分231的结构框图。
图11为依据本发明的第一实施例用于驱动电流负载器件的半导体器件的操作时序图。
图12为依据本发明的第二实施例1位D/I转换部分的结构框图。
图13为依据本发明的第三实施例1位D/I转换部分的结构框图。
图14为依据本发明的第四实施例1位D/I转换部分的结构框图。
图15为依据本发明的第五实施例1位D/I转换部分的结构框图。
图16为依据本发明的第六实施例1位D/I转换部分的结构框图。
图17为依据本发明的第七实施例用于一种光发射显示器件的半导体器件的结构框图。
图18为1输出D/I转换部分230a的结构框图。
图19为1位D/I转换部分231f的结构框图。
图20为依据本发明的第七实施例用于驱动电流负载器件的半导体器件的操作时序图。
图21为依据本发明的第八实施例1位D/I转换部分的结构框图。
图22为依据本发明的第九实施例用于驱动电流负载器件的半导体器件的结构框图。
图23为1输出D/I转换部分230b的结构框图。
图24为1位D/I转换部分231h的结构框图。
图25为依据本发明的第十实施例1位D/I转换部分的结构框图。
图26为依据本发明的第十三实施例用于驱动电流负载器件的半导体器件的结构框图。
图27为1输出D/I转换部分230c的结构框图。
图28为依据本发明的第十四实施例1位D/I转换部分的结构框图。
图29为依据本发明的第十五实施例用于驱动电流负载元件的半导体器件的结构框图。
图30为1输出D/I转换部分230e的结构框图。
图31为一数据准备电路232的实例的结构电路图。
图32为依据本发明的第十五实施例用于驱动电流负载器件的半导体器件的操作时序图。
图33为依据本发明的第十六实施例用于驱动电流负载元件的半导体器件的结构框图。
图34为预充电电路250的结构框图。
图35为预充电电路250的操作时序图。
图36为依据本发明的第十七实施例1位D/I转换部分的结构框图。
图37为依据本发明的第十一实施例1位D/I转换部分的结构框图。
图38为依据本发明的第十二实施例1位D/I转换部分的结构框图。
图39为依据本发明的第十八实施例用于驱动电流负载元件的半导体器件的结构框图。
图40为依据本发明的第十九实施例用于驱动电流负载元件的半导体器件的结构框图。
图41为依据本发明的第二十实施例用于驱动电流负载元件的半导体器件的结构框图。
优选实施例将结合附图，以用于光发射显示器件的半导体器件作为与上述各实例相似的例子，对依据本发明的实施例的用于电流负载器件的半导体器件进行详细的说明。在下文的说明中，相同的结构元件的排序由下划线和数字表示，当需要单独注意某元件时，则不用下划线和数字表示。
图8为依据本发明的第一实施例，用于光发射显示器件的半导体器件的结构框图。在第一实施例中，设置有数字-电流(D/I)转换部分210，并且该数字-电流(D/I)转换部分210设置有移位寄存器，包括用于输出数字(3×n)给光发射显示器件的1输出D/I转换部分230；以及每3-输出所配备的n个触发器(F/F)290_1至290_n。用于控制储存电流时间的启动信号IST、时钟信号ICL、以及时钟信号ICL的反转信号ICLB被输入移位寄存器。此外，输出的数字图象数据D0至D2被输入1输出D/I转换部分230，并且根据所分配的发光颜色，作为参考的参考电流IR0至IR2，IG0至IG2，以及IB0至IB2中的任何一个被输入。此外，参考电流被调整为发射红、蓝、绿光的发光元件的电流-亮度特性的电流值，并且参考电流IR0的电流值ir0与发射红光的发光元件的第一分级对应，参考电流IR1的电流值ir1与发射红光的发光元件的第二分级对应，参考电流IR2的电流值ir2与发射红光的发光元件的第四分级对应。相似地，参考电流IG0至IG2的电流值分别与发射绿光的第一分级、第二分级和第四分级对应，而参考电流IB0至IB2的电流值则分别与发射蓝光的第一分级、第二分级和第四分级对应。F/F290和输入由F/F290输出的信号MSW的三个1输出D/I转换部分230构成了一个RGB(三原色)D/I转换部分220。
图9为1输出D/I转换部分230的结构框图。1输出D/I转换部分包括3个1位D/I转换部分231。图象数据D0和参考电流I0的结合、图象数据D1和参考电流I1的结合、以及图象数据D2和参考电流I2的结合，这三种结合中的任何一个被输入这些1位D/I转换部分231，并输入F/F的输出信号——信号MSW。参考电流I0至I2与参考电流IR0至IR2的结合、参考电流IG0至IG2的结合、以及参考电流IB0至IB2的结合中的任何一个相对应。即，在用于显示红色(R)的1输出D/I转换部分230内，输送给输入数字分级数据D0的1位D/I转换部分231的参考电流为与显示红色的发光元件的第一分级的亮度相对应的参考电流IR0。而且，输送给输入数字分级数据D1的1位D/I转换部分231的参考电流为与显示红色的发光元件的第二分级的亮度相对应的参考电流IR1。输送给输入数字分级数据D2的1位D/I转换部分231的参考电流为与显示红色的发光元件的第四分级的亮度相对应的参考电流IR2。但是，由于发光元件的电流-亮度特性成比例关系，建立起这样一种关系ir1＝2×ir0且ir2＝4×ir0。相似地，在用于显示绿色(G)或蓝色(B)输入分级数据D0、D1、D2的1输出D/I转换部分230内配备的1位D/I转换部分231内，参考电流IG0或IB0，参考电流IG1或IB1，以及参考电流IG2或IB2被输入。
图10为1位D/I转换部分231的结构框图。在1位D/I转换部分231内，设置有电流储存和输出晶体管N沟道型薄膜晶体管(TFT)T1；开关SW1至SW3，以及电容元件C1。开关SW1与TFT T1的漏极相连，并由分级数据D*控制。输出电流Iout从开关SW1的另一端输出。开关SW2连接在开关SW1与TFT T1之间的触点和电容元件C1的一端与TFT T1的栅极的触点之间，并且由信号MSW控制。开关SW3的一端与输入参考电流I*的信号线相连，另一端连接在开关SW1与TFT T1之间的触点和电容元件C1的一端之间，并由信号MSW控制。此外，TFT T1的源极和电容元件的一端，例如被接地，但当操作不出问题时，可以施加比接地电压GND更高的电压。分级数据D*和参考电流I*与分级数据D0和参考电流I0、分级数据D1和参考电流I1、以及分级数据D2和参考电流I2中的任何一个对应。
在下文中，将对具有上述结构的、依据第一实施例用于光发射显示器件的半导体器件的操作进行说明。图11为依据本发明的第一实施例用于光发射显示器件的半导体器件的操作时序图。在图11中，Y_1和Y_2分别表示垂直扫描电路300(参看图1)的输出信号的第一条线和第二条线D0、D1和D2分别表示3位数字图象数据(分级数据)；Iout表示1输出D/I转换部分230的输出信号；IST表示由n个触发器290构成的移位寄存器的启动信号；ICL表示移位寄存器的时钟信号；而MSW_1和MSW_2分别表示移位寄存器的输出信号的第一阶段和第二阶段。
从显示部分400(参看图1)的垂直扫描开始到下一次垂直扫描开始的这段时间被称为一帧。1帧包括电流驱动周期(第一操作周期)以及电流储存周期(第二操作周期)。
首先将说明电流储存周期(第二操作周期)。在电流储存周期内，每个1位D/I转换部分231储存由参考电流源输送的参考电流。在该周期内，所有的数字分级数据为低电平，并且1位D/I转换部分231的开关SW1处于断开状态。
伴随着电流储存周期的开始，脉冲信号IST作为启动信号被输入第一阶段的F/F290 1，并且，与脉冲信号的输入同步，时钟信号ICL和时钟反转信号ICLB被输入F/F290_1，从而，由n个触发器F/F290构成的移位寄存器开始工作。当第一阶段的F/F290_1的输出信号MSW_1处于高电平时，输入输出信号MSW_1的1输出D/I转换部分230内的每个1位D/I转换部分231的开关SW2和SW3被导通。当导通开关SW2和SW3时，由于TFT T1的栅极和漏极之间的部分被短路，1位D/I转换部分231内的电流储存和输出晶体管TFT T1工作在饱和区内。并且，在当前工作稳定的状态下，栅极电压被调整为TFTT1的电流/电压特性，使得来自参考电流源的参考电流在TFT T1的漏极和源极之间流动。
在呈稳定状态之后，当信号MSW_1处于低电平、且第二阶段F/F的输出信号MSW_2为高电平时，设置有F/F290_1的RGB D/I转换部分220内的每个1位D/I转换部分231的开关SW2和SW3被断开。此时，设置有F/F290_1的RGB D/I转换部分220内的TFT T1的栅极电压被电容元件C1保持在使参考电流流动的电压，结果，不受各自电流/电压特性的影响，参考电流被储存在TFT T1内。信号MSW被如上所述保持在高电平的期间称为RGB D/I转换部分220内的3-输出电流储存周期。另一方面，设置有第二阶段的F/F的RGB D/I转换部分220内的开关SW2和SW3被导通，并且当处于稳定状态时，工作在饱和区内，使得参考电流在TFT T1的漏极和源极之间流动，并且栅极电压被调整为使参考电流流动的TFT T1的电流/电压特性。
在电流储存周期内，如上所述的3-输出电流储存周期被所有的RGB D/I转换部分220重复，并且参考电流被储存在所有的1输出D/I转换部分230中。
接下来，将说明电流驱动周期(第一操作周期)。在电流驱动周期中，垂直扫描电路300一条接一条地选择控制线(扫描线)。图11展示了扫描脉冲Y_1和Y_2，它们分别是第一条线和第二条线的输出。
当扫描脉冲Y_1为高电平时，选择第一条线的控制线，并同步地、在每次输出时，用于输出的数字的第一条线的3位数字分级数据D0至D2被输入1输出D/I转换部分230。当输入数字分级数据D0至D2时，根据电平(高电平(H)/低电平(L))来控制1位D/I转换部分231内的开关SW1的导通/断开，并且先前在该帧的电流驱动周期内已经直接储存在TFT T1内的电流被输出。下表显示了输入数字分级数据D0至D2和分级(输出电流值)之间的关系。


如表1所示输出电流值可以通过输入的从0到7×i0的数字分级数据调节。而且，栅极电压的设定使与参考电流源相等的电流流过，调节至TFT T1在电流储存周期(第二操作周期)内的的电流/电压特性并且同样的TFT T1被用于输出电流，因为，不受电流/电压特性的不均匀性的影响，输出电流的不均匀性较小且精度较高。
另一方面，在电流驱动周期(第一操作周期)内，移位寄存器没有工作，并且所有的开关SW2和SW3都保持断开的状态。
并且，如上所述的操作相对于每一帧被重复，从而显示部分400依据分级数据D0至D2来进行显示，同时，高精度的电流被输送给像素电路。
根据上述的第一实施例，有可能高速、高精度地将电流输送给具有如图4A所示的P沟道TFT的光发射显示器件。
接下来，将对本发明的第二实施例进行说明。在第二实施例中，第一实施例中的1位D/I转换电路的结构改变了，例如，第二实施例被应用于如图4B所示的像素电路。图12为依据本发明的第二实施例的1位D/I转换部分的结构框图。
依据第二实施例的1位D/I转换部分231a，用P沟道的TFT T2取代在第一实施例中的N沟道TFT T1，在这个TFT的源极和电容元件C1的一端上施加了电源电位VD。电压VD等于或低于不会导致操作问题的电压VEL。
当用于引起如图4A所示的像素电路的电流流动的晶体管为P沟道TFT时，可以采用第一实施例，但对于如图4B所示的N型TFT，可以采用第二实施例。即，当像素电路内的TFT为P沟道TFT时，源极电压为电压VEL，但当像素电路内的TFT为N沟道TFT时，源极电压必须是接地电平GND，并且与本实施例对应。
除了输出电流的极性改变之外，第二实施例的操作与第一实施例的相似，并获得相似的效果。
接下来，将对本发明的第三实施例进行说明。在第三实施例中，第一实施例中的1位D/I转换部分的结构发生了变化，例如，第三实施例被用于如图4A所示的像素电路。图13为依据本发明的第三实施例的1位D/I转换部分的结构框图。
在依据第三实施例的1位D/I转换部分231b中施加在电容元件C1一端上的电压为适当的稳定电压VB，而不是接地电位GND。
第三实施例的操作与第一实施例相似，并且获得的效果也相似。这表明施加在电容元件C1上的电压可以是任何一个电压，只要它稳定。下面将说明本发明的第四实施例。在第四实施例中，第一实施例中的1位D/I转换部分的结构发生了变化，例如，第四实施例被用于如图4B所示的像素电路。图14为依据本发明的第四实施例的1位D/I转换部分的结构框图。
在依据第四实施例的1位D/I转换部分231c中，施加在电容元件C1一端上的电压是适当而稳定的电压VB，而不是接地电位GND，与第三实施例相似。而且，与第二实施例相似地，用P沟道TFT T2取代在第一实施例中的N沟道TFT T1，并且电源电位VD被施加给源极和电容元件C1的一端。
如上所述，第四实施例的形式就是将第三实施例应用于第二实施例，表明施加给电容元件C1的电压可以是任何一个电压，只要它稳定，这与第三实施例相似。下面，将对本发明的第五实施例进行说明。在第五实施例中，第一实施例中的1位D/I转换电路的结构发生了变化，例如，第五实施例应用于如图4A所示的像素电路。图15为依据本发明的第五实施例的1位D/I转换部分的结构框图。
在依据第五实施例的1位D/I转换部分231d内，用N沟道晶体管T11至T13取代在第一实施例中的开关SW1至SW3N沟道。
在第五实施例中，与第一实施例相似的操作按照图11所示的时序图进行，并获得相似的效果。应该注意P沟道晶体管可以代替N沟道晶体管T11至T13。在这种情况下，在时序图中，F/F的输出信号为图11所示的一个信号的反转信号。
下面，将对本发明的第六实施例进行说明。在第六实施例中，第一实施例中的1位D/I转换电路的结构发生了变化，例如，第六实施例被应用于如图4B所示的像素电路。图16为依据本发明的第六实施例的1位D/I转换部分的结构框图。
在依据第六实施例的1位D/I转换部分231e内，用N沟道晶体管T11至T13取代在第二实施例中的开关SW1至SW3N沟道。
在第六实施例中，与第二实施例相似的操作按照图11所示的时序图进行，并获得了相似的效果。应该注意P沟道晶体管可以代替N沟道晶体管T11至T13。在这种情况下，在时序图中，F/F的输出信号为图11所示的一个信号的反转信号。
接下来，将对本发明的第七实施例进行说明。第七实施例可用于如图4A所示的像素电路中。图17为依据本发明的第七实施例的用于光发射显示器件的半导体器件的结构框图。
在第七实施例中，设置有D/I转换部分210a，并且D/I转换部分210a带有移位寄存器，包括用于将(3×n)输出给光发射显示器件的1输出D/I转换部分230a，每3-输出都设置有的n个触发器(F/F)290a_1至290a_n。用于控制储存电流时间的启动信号IST、时钟信号ICL、时钟信号ICL的反转信号ICLB、以及电流储存计时信号IT被输入移位寄存器。每个输出的数字图象数据D0至D2被输入1输出D/I转换部分230a，并且根据所分配的发光颜色，参考电流IR0至IR2，IG0至IG2，以及IB0至IB2中的任何一个被输入。一个F/F290a和输入从F/F290a输出的信号MSW1和MSW2的三个1输出D/I转换部分230构成了一个RGB(三原色)D/I转换部分220a。
图18为1输出D/I转换部分230a的结构框图。该1输出D/I转换部分230a包括3个1位D/I转换部分231f。图象数据D0和参考电流I0的结合、图象数据D1和参考电流I1的结合、以及图象数据D2和参考电流I2的结合中的任何一种被输入这些1位D/I转换部分231f，并且输入F/F的输出信号MSW1和MSW2。
图19为1位D/I转换部分231f的结构框图。与第五实施例相似，1位D/I转换部分231f设置有电流储存和输出晶体管N沟道TFT T1，N沟道晶体管T11至T13、以及电容元件C1。分级数据D0，信号MSW1、信号MSW2分别被输入晶体管T11、T12、T13的栅极，并且这些晶体管由这些信号控制。
下面，将对依据具有上述结构的第七实施例的用于发射显示器件的半导体器件的操作进行说明。图20为依据本发明的第七实施例的用于光发射显示器件的半导体器件的操作时序图。
根据本实施例，在电流储存期间，信号MSW1与第一实施例中的信号MSW1相似地变化，如图20所示。而且，电流储存计时信号IT与信号MSW1同步上升，但下降的时间比信号MSW早。信号MSW2与信号MSW1同时上升，并且与电流储存计时信号IT同步下降。信号MSW2上升的时间称为RGB D/I转换部分220a的3-输出电流储存周期。
在如上所述的第七实施例中，在1位D/I转换部分231f中，在3-输出电流储存周期的终点只有晶体管T12被断开，随后，晶体管T13被断开。因此，当晶体管T13被断开时，在参考电流稳定地在漏极和源极之间流动的状态下，TFT T1的栅极电压不受噪音的影响更确实地被保持。因此，在本实施例中，可以提供比第五实施例更高精度的电流。
下面，将说明本发明的第八实施例。在第八实施例中，第七实施例中的1位D/I转换部分的结构发生了变化，例如，第八实施例被应用于如图4B所示的像素电路。图21为本发明的第八实施例的1位D/I转换部分的结构框图。
第八实施例中的1位D/I转换部分231g用P沟道TFT T2取代在第七实施例中的N沟道晶体管TFT T1，并且电源电位VD被施加在TFT T2的源极和电容元件C1的一端上。
应注意除了输出电流的极性发生了变化之外，第八实施例的操作与第七实施例的操作相似，并获得了相似的效果。例如，可以提供比第六实施例更高精度的电流。
下面，将说明本发明的第九实施例。例如，第九实施例被用于如图4A所示的像素电路。图22为依据本发明的第九实施例的用于光发射显示器件的半导体器件的结构框图。
在第九实施例中，设置有D/I转换部分210b。该D/I转换部分210b设置有移位寄存器，它包括用于输出(3×n)给光发射显示器件的1输出D/I转换部分230b，以及每个3-输出都设置有n个触发器(F/F)290b_1至290b_n。用于控制储存电流时间的启动信号IST、时钟信号ICL、时钟信号ICL的反转信号ICLB、以及电流储存计时信号IT被输入移位寄存器。而且，每个输出的数字图象数据D0至D2被输入1输出D/I转换部分230b，并且根据所分配的发光颜色，输入参考电流IR0至IR2，IG0至IG2，以及IB0至IB2中的任何一个。一个F/F 290b和输入由F/F290b输出的信号MSW1、MSW2、MSW2B的三个1输出D/I转换部分230b构成了RGB(三原色)D/I转换部分220b。注意信号MSW2B为信号MSW2的反转信号。
图23为1输出D/I转换部分230b的结构框图。该1输出D/I转换部分230b包括3个1位D/I转换部分121h。图象数据D0和参考电流I0的结合、图象数据D1和参考电流I1的结合、以及图象数据D2和参考电流I2的结合中的任何一种被输入这些1位D/I转换部分121h，并且输入F/F的输出信号MSW1、MSW2和MSW2B。
图24为1位输出D/I转换部分231h的结构框图。与第七实施例相似，1位D/I转换部分231h设置有电流储存和输出晶体管N沟道晶体管TFT T1，N沟道晶体管T11至T13、以及电容元件C1。分级数据D0，信号MSW2、信号MSW1分别被输入晶体管T11、T12、T13的栅极，并且这些晶体管由这些信号控制。在本该实施例中，N沟道晶体管T14连接在N沟道晶体管T12和电容元件C1的一端之间。N沟道晶体管T14的源极和漏极被彼此短路，并且信号MSW2B被输入它的栅极。而TFT T1的栅极与N沟道晶体管T14的漏极和电容元件C1的一端之间的触点相连。晶体管T14的栅极的长度L和宽度W的乘积是晶体管T12的栅极的长度L和宽度W的乘积的一半。
与第七实施例相似，依据第九实施例的具有上述结构的用于光发射显示器件的半导体器件根据如图20所示的时序图操作。但是，信号MSW2B的波形与信号MSW2的波形反向。
因此，在1位D/I转换部分231h中，在3-输出电流储存周期的终点，晶体管T12被断开，同时，晶体管T14被导通，随后晶体管T13被断开。因此，当使参考电流在漏极和源极之间稳定的流动时，当晶体管T13被导通断开时，栅极电压TFT T1不受噪音的影响，并且，当晶体管T12被导通时所引起的负载的运动也被晶体管T14的导通所吸收，栅极电压被更精确地保持。如上所述，可以提供比第七实施例更高精度的电流。
下面，将说明本发明的第十实施例。在第十实施例中，第九实施例中的1位D/I转换部分的结构发生了变化。例如，第十实施例被应用于如图4B所示的像素电路。图25为依据本发明的第十实施例的1位D/I转换部分的结构框图。
在依据第十实施例的1位D/I转换部分中，用P沟道TFT T2取代在第九实施例中的N沟道TFT T1，并且电源电位VD被施加给源极和电容元件C1的一端。
应注意除了输出电流的极性发生变化之外，第十实施例的操作与第九实施例的操作相似，获得的效果也相似。例如，电流精度比第八实施例的更高。
接下来，将说明本发明的第十一实施例。在第十一实施例中，第一实施例中的1位D/I转换部分的结构发生了变化。例如，第十一实施例被应用于如图4A所示的像素电路。图37为本发明的第十一实施例中的1位D/I转换部分的结构框图。
在第十一实施例中的1位D/I转换部分中，SW2的两端分别没有和开关SW1和TFTI之间的触点以及TFT T1的栅极相连，但与供给参考电流I*的信号线和TFT T1的栅极相连。
第十一实施例的操作与第一实施例的操作相似，并且获得了相似的效果。更进一步，可以象第二至第十实施例一样对第一实施例进行改变。
接下来，将说明本发明的第十二实施例。在第十二实施例中，第十一实施例中的1位D/I转换部分的结构发生了变化。例如，第十二实施例被应用于如图4所示的像素电路。图38为依据第十二实施例中的1位D/I转换部分的结构框图。
在依据第十二实施例的1位D/I转换部分中，在TFT T1和GND线之间增加了TFT T15，并且适当的电压VS1被施加给TFT T15的栅极。
第十二实施例的操作与第一实施例的操作相似，并且获得了相似的效果。更进一步，由于在该实施例中，增加的TFT T15和TFT T1被共基-共射连接，TFT1的饱和区内的漏极电流的漏极电压的可靠性被平整化，以便能够提高输出电流Iout的精度。另外，本实施例能够象第二至第十实施例一样相对第一实施例进行改变。
下面将说明本发明的第十三实施例。第十三实施例，例如被应用于如图4A所示的像素电路，并且能被用于邻近区域内电流/电压特性不均匀性较小的情况。图26为依据本发明的第十三实施例的用于光发射显示器件的半导体器件的结构框图。
在第十三实施例中，设置有D/I转换部分210c。D/I转换部分210c设置有移位寄存器，它包括用于输出(3×n)给光发射显示器件的1输出D/I转换部分230c，以及n个触发器(F/F)290_1至290_n。用于控制储存电流时间的启动信号IST、时钟信号ICL、时钟信号ICL的反转信号ICLB被输入移位寄存器。而且，每个输出的数字图象数据D0至D2被输入1输出D/I转换部分230c，并且根据所分配的发光颜色，输入参考电流IR2、IG2、以及IB2中的任何一个。一个F/F290和输入由F/F290输出的信号MSW的三个1输出D/I转换部分230c构成了一个RGB D/I转换部分220c。
参考电流的电流值被调整为发光颜色为红色、蓝色和绿色时的电流-亮度特性。参考电流IR2的电流值ir2与发光颜色为红色的第四分级对应，参考电流IG2的电流值ig2与发光颜色为绿色的第四分级对应，参考电流IB2的电流值ib2与发光颜色为蓝色的第四分级对应。即，施加给1输出D/I转换部分230c的用于显示红色的参考电流和用于显示红色的发光元件的第四分级的亮度相对应。但是，由于发光元件的电流-亮度特性具有比例关系，假设与第一分级对应的电流值为ir0，则ir2＝4×ir0。相似地，参考电流IG2或IB2被输入1输出D/I转换部分230c，以便显示绿色(G)或蓝色(B)。因此，在本实施例中，输入的参考电流的最小值是第一实施例的四倍。造成参考电流与第四分级对应的原因是设计使然，如下文中将要介绍的，1输出D/I转换部分中用于储存电流的N沟道TFT T23的电流性能变成等于用于输出与第四分级对应的电流的N沟道TFT T23的电流性能。
图27为1输出D/I转换部分230c的结构框图。该1输出D/I转换部分230c设置有由信号MSW控制的开关SW23，参考电流I*从该开关的一端输入。N沟道TFT T23的漏极和栅极共同与开关SW23a的另一端相连。TFT T23的源极接地。由信号MSW控制的开关SW23b的一端与N沟道TFT T23的漏极和栅极相连，N沟道TFT T20至TFTT22的栅极和电容元件C2的一端共同与开关SW23b的另一端相连。TFT T20至TFT T22的源极和电容元件C2的另一端接地。分别由分级数据D0、D1、D2控制的开关SW20、SW21和SW22与TFT T20、T21和T22的漏极相连，并且这些开关SW20至SW22的另一端共同相连。输出电流Iout从该公共接点输出。TFT T20、T21和T22的电流性能比为1∶2∶4。而且，TFT T22的电流性能和TFT T23的电流性能被设计成彼此相同。当操作没问题时，施加给TFT T20至T23的源极和电容元件C2的一端的电压是比接地电位GND更高的电压，而不是接地电位GND。例如，只有电容元件C2可以与不同的信号线相连。
与第一实施例相似，依据具有上述结构的本发明的第十三实施例的用于光发射显示器件的半导体器件按照如图11所示的时序图操作。
在第十三实施例的电流储存周期(第二操作周期)中，每个1输出D/I转换部分230c储存由参考电流源供给的参考电流(IR2、IG2或IB2中的一个)。在此，在该周期内，所有的数字分级数据为低电平，并且1输出D/I转换部分230c的开关SW20至SW22被断开。
当电流储存周期开始时，作为启动信号IST的脉冲信号被输入第一阶段的F/F290_1，并且与脉冲信号的输入同步地，时钟信号ICL和时钟反转信号ICLB被输入F/F290_1，从而，包括n个F/F290的移位寄存器开始工作。当第一阶段的F/F290_1的输出信号MSW_1为高电平时，设置有F/F290_1的RGB D/I转换部分220c内的1输出D/I转换部分230c内的开关SW23a和SW23b被导通。当开关SW23a和SW23b被导通，由于在栅极和漏极之间的部分被短路，1输出D/I转换部分230c的电流储存TFT T23工作在饱和区。随后，(TFT T23的)栅极电压被调整设定为TFT T23的电流/电压特性，使得来自参考电流源的参考电流以稳定的状态在TFT T23的漏极和源极之间流动。
当处于稳定状态之后，信号MSW_1处于低电平，而第二阶段的F/F的输出信号MSW_2处于高电平，设置有F/F290_1的1输出D/I转换部分220c内的开关SW23a和SW23b被断开。此时，使得TFT T23引起参考电流流动的电压被设置有F/F290_1的RGB D/I转换部分220c内的1输出RGB D/I转换部分230的电容元件C2所保持。由于电容元件C2的一端与输出TFT T20至T22的栅极相连，依据相对于TFT T23的电流性能比，输出TFT T20至T22能够流过与第一分级对应的电流，与第二分级对应的电流、以及与第四分级对应的电流。如上所述的信号MSW处于高电平的时间被称为RGB D/I转换部分220c的3-输出电流储存周期。另一方面，设置有第二阶段的F/F的RGB D/I转换部分220c内的开关SW23a和SW23b被导通，并且在稳定状态下，工作在饱和区内，使得参考电流在TFT T23的漏极和源极之间流动，并且栅极电压被设定调整为使得参考电流流动的TFT T23的电流/电压特性。
在电流储存周期内，上述的3-输出电流储存周期被相对于所有的RGB D/I转换部分220c重复，而参考电流被储存在所有的1输出D/I转换部分230c中。
在电流驱动周期(第一操作周期)内，垂直扫描电路300一条接一条地选择控制线。
当扫描脉冲Y_1处于高电平时，选择第一条线的控制线，与此同时，相应于各输出的第一条线的3-位数字分级数据D0至D2被输入每个输出的1输出D/I转换部分230c。当输入数字分级数据D0至D2时，如果开关SW20至SW22是根据这些电平(高电平(H)/低电平(L))来控制的，则进行导通或断开，并且，根据TFT T20至T22的电流性能，之前刚刚储存在该帧的电流驱动周期内的电流被输出。结果，能够进行如表1所示的分级表达。因此，输出电流值可以通过输入的数字分级数据从0到7×i0进行调节。而且，参考电流被储存，调节为电流储存周期内(第二操作周期)的电流/电压特性的不均匀性，并且，在邻近区域内电流/电压特性的不均匀性较小。因此，电流的不均匀性不受大面积内的电流/电压特性的不均匀性的影响，仍然较小，并且获得了高精度。
另一方面，在电流驱动周期(第一操作周期)内，移位寄存器没有工作，并且所有的开关SW23a和SW23b总是处于断开状态。
如上所述的操作相对于每一帧被重复，从而在显示部分400内，依据分级数据D0至D2进行显示，这时，高精度电流被输送给像素电路。
根据如上所述的第十三实施例，由于参考电流是第一实施例的最小值的4倍，对用于流过参考电流的接线负载的充、放电可以高速进行，从而有可能快速达到稳定状态。因此，由于电流储存周期被缩短，以便延长电流驱动周期，可以把更高精度的电流输送给显示部分内的像素电路。
在第十三实施例中应该注意正如第二至第十实施例一样，当像素电路具有如图4B所示的结构时，晶体管的极性可以发生变化；晶体管可用作开关；开关SW23a和SW23b的断开定时可以彼此不同，或者增加晶体管以提高输出电流的精度。此外，例如，TFT T23的电流性能比TFT T22的电流性能更大，从而参考电流值的最小值可以更大。在这种情况下，由于电流储存周期可以被缩短，而电流驱动周期可以被延长，可以确保显示部分内的像素的接线负载的充放电时间更长，从而可以将更高精度的电流输送给像素。
接下来，将说明本发明的第十四实施例。在第十四实施例中，第十三实施例中的1输出D/I转换部分的结构发生了变化。例如，第十四实施例被应用于如图4A所示的像素电路，并且当邻近区域内的电流/电压特性的不均匀性较小时，也可采用第十四实施例。图28为依据第十四实施例的1位D/I转换部分的结构框图。
在依据第十四实施例的1位D/I转换部分230d中，没有设置TFTT23，并且开关SW 23a的一端与TFT T22的漏极相连。此外，开关SW23b连接在TFT T22的漏极和源极之间。
注意与第十三实施例相似，参考电流的电流值被调节为发光颜色为红色，蓝色、绿色的电流亮度特性；并且参考电流IR2的电流值ir2与发光颜色为红色的第四分级对应，参考电流IG2的电流值ig2与发光颜色为绿色的第四分级对应，参考电流IB2的电流值ib2与发光颜色为蓝色的第四分级对应。即，输送给1输出D/I转换部分230d的用于显示红色(R)的参考电流为与用于显示红色的发光元件的第四分级的亮度对应的参考电流IR2。但是，由于发光元件的电流-亮度特性成比例关系，假设与第一分级对应的电流值为ir0，则ir2＝4×ir0。相似地，参考电流IG2或IB2被输入1输出D/I转换部分230c，以显示绿色(G)或蓝色(B)。因此，在本实施例中，输入的参考电流的最小值将是第一实施例的4倍。造成参考电流与第四分级对应的原因将在下文中提及，设计使得1输出D/I转换部分230d的输出TFT T20、T21的电流性能和用于储存和输出电流的TFT T22的电流性能比为1∶2∶4。
与第一实施例相似，依据具有上述结构的第十四实施例的用于光发射显示器件的半导体器件也按照如图11所示的时序图操作。
在第十四实施例的电流储存周期(第二操作周期)内，每个1输出D/I转换部分230d储存来自参考电流源的参考电流(IR2、IG2或IB2中的一个)。在此，在本周期内，所有的数字分级数据都为低电平，并且1输出D/I转换部分的开关SW20至SW22被断开。
伴随着电流储存周期的开始，作为启动信号IST的脉冲信号被输入第一阶段的F/F290，并且，与输入脉冲信号同时，时钟信号ICL和时钟反转信号ICLB被输入F/F290_1，从而，包括n个触发器F/F290的移位寄存器开始工作。当第一阶段的F/F290_1的输出信号MSW_1处于高电平，设置有F/F290_1的RGB D/I转换部分220c内的1输出D/I转换部分内的开关SW23a和SW23b被导通。当开关SW23a和SW23b被导通时，由于TFT T22的栅极和漏极之间的部分被短路，1输出D/I转换部分230d内的电流储存和输出TFT T22工作在饱和区内。随后，在稳定状态下，栅极电压被调整设定为TFT T22的电流/电压特性，使得来自参考电流源的参考电流在TFT T22的漏极和源极之间流动。
在处于稳定状态后，当信号MSW_1为低电平且第二阶段F/F的输出信号MSW_2为高电平时，设置有F/F290_1的RGB D/I转换部分220c内的1输出D/I转换部分230d的开关SW2和SW3被断开。此时，使得TFT T22引起参考电流流动的电压由设置有F/F290_1的RGBD/I转换部分220c内的1输出D/I转换部分230d的电容元件C2保持。由于电容元件C2的一端与输出TFT T20和T21的栅极相连，依据电流性能比，输出TFT T20和T21能流过与第一分级对应的电流、与第二分级对应的电流、以及与第四分级对应的电流。信号MSW如上所述处于高电平的时间被称为RGB D/I转换部分220c内的3-输出电流储存周期。另一方面，设置有第二阶段的F/F的RGB D/I转换部分220c内的开关SW23a和SW23b被导通，并且当处于稳定状态时，工作在饱和区内，使得参考电流在TFT T22的漏极和源极之间流动，并且栅极电压被调整设定为使参考电流流动的TFT T22的电流/电压特性。
在电流储存周期内，如上所述的3-输出电流储存周期由相对于所有的RGB D/I转换部分220c重复，而参考电流被储存在所有的1输出D/I转换部分230d中。
在电流驱动周期(第一操作周期)内，垂直扫描电路300一条接一条地选择控制线。
当扫描脉冲Y_1为高电平时，选择第一条线的控制线，并同步地，将与各输出相对应的第一条线的3位数字分级数据D0至D2输入每个输出的1输出D/I转换部分230d。当输入数字分级数据D0至D2时，根据电平(高电平(H)/低电平(L))来控制开关SW20至SW22的导通/断开，并且根据TFT T20至T22的电流性能，先前刚刚在该帧的电流驱动周期内已经储存的电流被输出。结果，如表1所示的的分级显示得以实现。因此，通过输入的数字分级数据，可以从0到7×i0调节输出电流值。而且，与第四分级对应的参考电流被储存，调节为电流储存周期(第二操作周期)内的电流/电压特性的不均匀性，并且TFT T22内的与第四分级对应的电流被输出，因为，高精度电流可以被输出作为与第四分级对应的电流。而且，TFT T20和T21输出的电流分别与第一和第二分级对应，但它们的电流值不大于第四分级的电流的一半，并且，即使由于电流/电压特性的不均匀性引起电流值变化，与第四分级不均匀时的情况相比，它的影响还是较小的。
因此，甚至当在邻近区域内出现了电流的不均匀性时，仍能提供高精度的电流。
另一方面，在电流驱动周期内(第一操作周期)，移位寄存器不工作，并且所有的开关SW23a和SW23b总是保持断开状态。
如上所述的操作相对于每一帧而重复，从而在显示部分400内，依据分级数据D0至D2进行显示，此时，高精度的电流被输送给像素电路。
根据上述的第十四实施例，由于参考电流是第一实施例的参考电流最小值的4倍，用于流动参考电流的接线负载的充放电可以高速进行，并有可能快速达到稳定状态。因此，由于电流储存周期被缩短，从而延长了电流驱动周期，确保对显示部分内的像素的接线负载的充放电时间更长。因此，可以将更高精度的电流输送给像素。
在第十四实施例中应注意正如第二至第十实施例一样，当像素电路具有如图4B所示的结构时，晶体管的极性可以变化；晶体管可以用作开关；并且关闭开关SW23a和SW23b的时间可以彼此不同，或者增加晶体管来提高输出电流的精度。而且，可以作出安排，使得只有TFT T22是用于储存和输出电流的晶体管，但TFT T21也储存和输出电流以增大参考电流，从而即使当邻近区域不均匀时，也能提供更高精度的电流。
此外，例如，在第十三或第十四实施例中的用于光发射显示器件的半导体器件中，在第十三或第十四实施例中的1输出D/I转换电路上增加了一个或多个1位D/I转换电路，从而提高了一位或多位的精度。下面，将说明本发明的第十五实施例。例如，第十五实施例被应用于如图4A所示的像素电路。图29为根据本发明的第十五实施例用于光发射显示器件的半导体器件的结构框图。
在第十五实施例中，设置有D/I转换部分210d。D/I转换部分210d设置有移位寄存器，它包括用于输出(3×n)给光发射显示器件的1输出D/I转换部分210e、以及为每个3-输出设置的n个触发器(F/F)290c_1至290c_n。用于控制储存电流时间的启动信号IST、时钟信号ICL、时钟信号ICL的反转信号ICLB、以及电流选择器信号ISEL1被输入移位寄存器。而且，数字图象数据D0至D2被输入1输出D/I转换部分230e，并且根据所分配的发光颜色，输入参考电流IR0至IR2、IG0至IG2、以及IB0至IB2中的任何一个。参考电流的电流值被调整为发射红、蓝、绿光的发光元件的电流-亮度特性，并且参考电流IR0的电流值ir0与发射红光的发光元件的第一分级对应，参考电流IR1的电流值ir1与发射红光的发光元件的第二分级对应，参考电流IR2的电流值ir2与发射红光的发光元件的第四分级对应。相似地，参考电流IG0至IG2的电流值分别与发射绿光的第一分级、第二分级和第四分级对应，而参考电流IB0至IB2的电流值则分别与发射蓝光的第一分级、第二分级和第四分级对应。而且，电流选择器信号ISEL1和ISEL2被输入1输出D/I转换部分230e。一个F/F290c和输入由F/F290c输出的信号MSWA及MSWB的三个1输出D/I转换部分230e构成了一个RGB D/I转换部分220d。
图30为1输出D/I转换部分230e的结构框图。1输出D/I转换部分230e设置有输出块240a和240b，分别包括3个1位D/I转换部分231和数据准备电路232。此外，还设置有分别由电流选择器信号ISEL1和ISEL2控制的开关SW31和SW32，用于选择电流是从输出块240a和240b中的哪一个输出的。数据准备电路232根据用于1输出的数字分级数据E0和D2和电流选择器信号ISEL1和ISEL2产生数据信号D0A至D2A和D0B至D2B。数据信号D0A至D2A被输入输出块240a，而数据信号D0B至D2B被输入输出块240_2。F/F290c的输出信号MSWA被输入输出块240a，而F/F290c的输出信号MSWB被输入输出块240b。用于参考的参考电流I0至I2被输入到输出块240a和240b。1位D/I转换部分231的结构与第一实施例相似，并且由于发光元件的电流-亮度特性成比例关系，可以建立这样的关系ir1＝2×ir0且ir2＝4×ir0。相似地，分级数据D0、D1和D2将参考电流IG0或IB0、参考电流IG1或IB1、参考电流IG2或IB2分别输入设置在1输出D/I转换部分230内的1位D/I转换部分231，用于显示绿色(G)或蓝色(B)。
图31为数据准备电路232的实例的结构电路图。数据准备电路232设置有用电流选择器信号ISEL1作为1输入的NAND的门NAND0A至NAND2A；例如，用于反转这些输出的反相器IV0A至IV2A；用电流选择器信号ISEL2作为1输入的NAND的门NAND0B至NAND2B；以及反转这些输出的反相器IV0B至IV2B。分级数据D0被进一步输入NAND的门NAND0A和NAND0B，分级数据D1被进一步输入NAND的门NAND1A和NAND1B，分级数据D2被进一步输入NAND的门NAND2A和NAND2B。数据信号D0A至D2A和D0B至D2B分别从反相器IV0A至IV2A和IV0B至IV2B输出。但是，这种结构只是一个示例，如果能输出相似的信号，还可以采用其它的结构。
接下来，将说明依据具有上述结构的第十五实施例的用于光发射显示器件的半导体器件的操作。图32为依据本发明的第十五实施例的用于光发射显示器件的半导体器件的操作时序图。
从显示部分400(参看图1)的垂直扫描开始到下一次垂直扫描开始的这段时间作为1帧。在本实施例中，交替出现两种帧，其中互斥的电流选择器信号ISEL1和ISEL2中的一个处于高电平。
首先，说明第一帧。在第一帧中，电流选择器信号ISEL1处于高电平，而电流选择器信号ISEL2处于低电平。在这种情况下，在输出块240a和240b中，在输入数字图象数据DA0至DA2的第一输出块240a中，开关SW1被导通以输出电流。另一方面，在输入数字图象数据DB0至DB2的第二输出块240b中，开关SW2被断开以储存电流。更具体地，输出块240b内的1位D/I转换部分231储存参考电流IR0至IR2、IG0至IG2以及IB0至IB2中的任何一个。但是，在该帧中，数字分级数据DB0至DB2处于低电平，输出块240b内的1位D/I转换部分231的开关SW1被断开。
下面，将说明输出块240b储存电流的操作。
伴随着第一帧的开始，脉冲信号IST作为启动信号被输入第一阶段的F/F290c_1，并且，时钟信号ICL和时钟反转信号ICLB与输入脉冲信号同步地被输入F/F290_1，从而，包括n个触发器F/F290的移位寄存器开始工作。当第一阶段的F/F290c_1的输出信号MSWB_1处于高电平，设置在输入输出信号MSWB_1的1输出D/I转换部分230e内的输出块240b的每个1位D/I转换部分231内的开关SW2和SW3被导通。当开关SW2和SW3被导通时，由于栅极和漏极之间的一部分被短路，1位D/I转换部分231内的电流储存和输出TFT TTFT T1工作在饱和区内。并且，在本操作稳定的状态下，栅极电压被设定调节为TFT T1的电流/电压特性，使得参考电流在TFT T1的漏极和源极之间流动。
在呈稳定状态之后，当信号MSWB_1处于低电平且第二阶段的F/F的输出信号MSWB_2处于高电平时，设置在RGB D/I转换部分220d内的1输出D/I转换部分230e内的输出块240b中的开关SW2和SW3被断开。此时，设置有F/F290_1的RGB D/I转换部分220d内的输出块240b的TFT T1的栅极电压被电容元件C1保持在使得参考电流流动的电压。结果，不受电流/电压特性的影响，参考电流被储存在TFT T1内。信号MSW处于高电平的时间被称为RGB D/I转换部分220d的3-输出电流储存周期。另一方面，设置有第二阶段的F/F的RGB D/I转换部分220d内的输出块240b的开关SW2和SW3被导通，并且处于稳定状态时，工作在饱和区内，使得参考电流在1位D/I转换部分231的TFT T1的源极和漏极之间流动，并且栅极电压被设定调节为使得参考电流流动的TFT T1的电流/电压特性。
在第一帧周期内，如上所述的3-输出电流储存周期相对于所有的RGB D/I转换部分220d内的第二输出块240b被重复，而参考电流被储存在所有1输出D/I转换部分230e的第二输出块240b内。
下面，将对第一帧中的第一输出块240a的操作进行说明。垂直扫描电路300一条接一条地选择控制线。图32分别说明了第一条线和第二条线的输出——扫描脉冲Y_1和Y_2。
当扫描线Y_1处于高电平，选择第一条线的控制线，与此同时，在每次输出时，相应于各输出的第一条线的3-位数字分级数据D0至D2被输入1输出D/I转换部分230e内的第一输出块240a。当输入数字分级数据D0至D2时，根据这些电平(高电平(H)/低电平(L))来控制1位D/I转换部分231内的开关SW1的导通/断开，并且不久之前在该帧的电流驱动周期内电流已经储存在TFT T1内，从而可以进行分级表达。
如表1所示，通过输入的数字分级数据，可以从0到7×i0调节输出电流值。而且，在紧接着的前一帧中，栅极电压被设定为使与参考电流源相等的电流流动的电压，调节为TFT T1的电流/电压特性，并用相同的TFT T1输出，因为，不受电流/电压特性不均匀性的影响，输出电流的不均匀性较小，并且可获得高精度。
另一方面，在第一帧中，移位寄存器的输出MSWA总是处于低电平，而所有的输出块240a内的开关SW2和SW3总是处于断开的状态。
接着，在第二帧中，电流选择器信号ISEL1被设为低电平，而电流选择器信号ISEL2被设为高电平，从而第一输出块240a的操作被第二输出块240b所代替。结果，第一输出块240a储存电流，而第二输出块240b输出电流。
在本实施例中，每2帧重复一次上述操作，从而能把高精度的电流输送给像素电路。而且，在本实施例中，由于两个输出块位于1输出内，在每帧中，一个输出块可以用于输出电流，而另一个输出块可以用于储存电流，并且，不需要单独提供电流储存周期。因此，一帧周期可作为电流驱动周期，可以确保到显示部分内的像素的接线负载的充放电时间更长。相应地，可以将更高精度的电流输送给像素。
注意第二至第十四实施例可以应用于第十五实施例，并能获得相似的效果。
而且，电流储存周期并不限于每一帧，但可以是每几帧。电流储存周期被设为每几帧，从而电流储存周期被延长，因此，可以更高精度地储存电流。但是，在与储存时的电流对应的栅极电压中由于晶体管的泄露或类似情况所导致的变化必须大于精度。
接下来，将说明本发明的第十六实施例。在第十六实施例中，在1输出D/I转换部分的后部设置有预充电电路。图33为依据本发明的第十六实施例，用于光发射显示器件的半导体器件的结构框图。
在第十六实施例中，设置有D/I转换部分210e。D/I转换部分210e具有与第十五实施例的D/I转换部分210d相似的D/I转换部分210e，除了在每个1输出D/I转换部分230e的后部有预充电电路250外。预充电信号PC被输入预充电电路250。
在预充电电路250中，在由预充电信号设定的周期内，由1输出D/I转换部分230e的输出电流取代1输出D/I转换部分230e的输出电流决定的电压在D/I转换部分210d的每个输出端被输出。图34为预充电电路250的结构框图。预充电电路250设置有由预充电信号PC和P沟道晶体管T34控制的N沟道晶体管T31至T33。输出电流IOUT从1输出D/I转换部分被输入晶体管T31和T32的一端，并且伪负载电路252和ope-amp251的非反相输入端与晶体管T31的另一端相连。在伪负载电路252中，晶体管T33的一端与晶体管T31相连。并且P沟道晶体管T35的栅极与晶体管T33的另一端相连。电压VEL施加给晶体管T35的源极，而它的另一端与晶体管T31相连。ope-amp251本身的输出信号被输入ope-amp251的反相输入端，晶体管T32的一端与ope-amp251的输出端相连，而它的另一端与晶体管T34的另一端相连。发光元件的驱动电流从晶体管T32和T34之间的公共连接输出。
在所述的这样的预充电电路250中，由晶体管T34决定是将1输出D/I转换部分230e的输出电流IOUT作为输出电流Iout直接输出，还是输出给伪负载电路252。此外，由晶体管T32决定ope-amp251的输出是否是D/I转换部分210e的输出。此外，由于ope-amp251负向反馈自己的输出，输入非反相的电压输入为电压跟随器的输出。此外，晶体管T35是和显示部分400内的像素电路(图4A)的晶体管TFT T102或具有相同电流性能的晶体管相同的晶体管。但是，伪负载电路252的结构可以是晶体管T35的栅极和漏极被短路，并且没有设置晶体管T33。更进一步，由于晶体管T31、T32和T34起开关的作用，依据预充电信号PC的极性，可以采用相反极性的晶体管，例如，如果采用的结构中，输入预充电信号PC本身和它的反转信号，可以采用任何极性的晶体管。
下面，将说明预充电电路250的操作。图35为预充电电路250的操作时序图。
在本实施例中，根据预充电信号PC的电平，1线选择周期被分为第一周期和第二周期。
在第一周期内，预充电信号PC处于高电平，该周期为预充电周期。当扫描脉冲Y_1处于高电平时，选择第一线的控制线，与此同步，每次输出时相应于各输出的第一条线的3-位数字分级数据D0至D2被输入1输出D/I转换部分230e。1输出D/I转换部分230e根据表1所示的关系，从输入的数字分级数据DA0至DA2输出电流。此时，如果预充电信号PC处于高电平，预充电电路250内的晶体管T34被断开，而晶体管T31和T32被导通。因此，在预充电电路250中，1输出D/I转换部分230e的输出电流流入伪负载电路252。由于伪负载电路252设置有晶体管T35，当输出电流Iout以稳定的状态流动时，晶体管T35的栅极电压基本上与输出电流Iout以稳定的状态流入显示部分内的像素电路时的栅极电压相同。并且，该电压将是由ope-amp251构成的电压跟随器的输入，并且，在预充电周期中，晶体管T32被导通，因此，电压跟随器的输出将是D/I转换部分210e的输出。因此，在本周期内，晶体管T35的栅极电压能被施加给显示部分的像素电路。
伪负载电路252位于靠近1输出D/I转换部分230e、远离像素电路的地方，并且需要充放电的接线负载或类似元件都极小。因此，即使当输出电流值较低时，与显示部分内的像素由1输出D/I转换部分230e的恒定输出电流驱动时的情况相比，1输出D/I转换部分230e的恒定输出电流稳定地流向晶体管T35的操作仍可以非常快速地进行。而且，还可以实现将晶体管35的栅极电压施加给显示部分内的像素电路，因为该操作是由低阻抗的输出——电压跟随器实现的。
在第二周期内，预充电信号处于低电平，并且该周期为电流输出周期。当预充电信号PC为低电平时，预充电电路250内的晶体管T34导通，而晶体管T31和T32被断开。因此，在预充电电路250中，1输出D/I转换部分230e的输出电流是未经调整的输出，并且显示部分内的像素电路被驱动。此时，预充电操作在第一周期内进行，因此，与1输出D/I转换部分230e的输出电流稳定地流动时的电压接近的电压被施加给显示部分内的像素电路。因此，在第二周期内，校正显示部分内的像素电路内的晶体管T35和晶体管TFT T102(图4)之间的电流性能的不均匀性的操作，以及输出电流Iout稳定地流向显示部分内的像素电路以驱动它的操作被执行。结果，在第二周期内用于为接线负载或相似元件充放电的数量被减少到足够小。因此，在第二周期内，与不进行预充电操作时的情况相比，该周期可以被缩短。而且，由于是在由预充电操作输出稳定电压之后进行电流驱动，因此不受在1线选择周期之前的条件的影响，即可进行操作。
随后，扫描脉冲Y_1处于低电平，扫描脉冲Y_2处于高电平，选择第二线的控制线，并重复同样的操作。通过上述操作，显示部分内的像素电路可以被更高精度的电流更快速地驱动。
注意第一至第十五实施例可以用作第十六实施例的1输出D/I转换部分，如果应用本发明中未包括的供应电流的电流/半导体器件，则可以获得相似的效果。
下面将说明第十七实施例。在第十七实施例中，第十六实施例中的预充电电路的结构发生了变化。图36为依据第十七实施例的预充电电路的结构框图。
在第十七实施例中，除了预充电电路250的结构元件之外，预充电电路250a中设置有输入预充电信号PC的N沟道晶体管T36和P沟道晶体管T37和T38。晶体管T38连接在ope-amp251的输出端和反相输入端之间。而且，电容元件C3被输入ope-amp251的输出端，晶体管T36连接在它的另一端和反相输入端之间，并且晶体管T37连接在它和非反向输入端之间。
这种结构的预充电电路250a设置有一个用于取消公知的ope-amp251的偏置的电压，并且在电流驱动周期内进行取消偏置的操作，因此预充电的操作可以不受ope-amp251的偏置电压的影响而进行。其它操作与第十六实施例中的预充电电路250的操作相似。
接下来，图39展示了本发明的第十八实施例。第十八实施例提供了水平驱动电路200，它包括用于保存待输入的数字信号的数据寄存器203；用于与保持定时同步输出扫描信号的数据移位寄存器202；用于与锁存器信号同步地保持所有数据寄存器的信号、以将它们输出给D/I转换部分210的数据锁存器204；以及用于根据数字信号输出电流的D/I转换部分210。该D/I转换部分210可以包括预充电电路。而且，本发明的第一至第十七实施例中的任何一个的D/I转换部分可以构成D/I转换部分210。
接下来，图40展示了本发明的第十九实施例。在第十九实施例中，第十八实施例的D/I转换部分的输出通过选择器电路211依次与多个显示部分400相连，从而增加了无需增加电路规模即能驱动的数据线和像素电路。
接下来，图41展示了本发明的第二十实施例。在第二十实施例中，用于准备参考电流的参考电流源212被装入第十八实施例的水平驱动电路200内。
在本发明的第一至第二十实施例中，参照TFT对晶体管进行了说明，但可采用更普通的晶体管，而且相对于单个的显示部分可以采用多个水平驱动电路200。此外，所有晶体管由TFT准备，从而显示部分400、水平驱动电路200和垂直驱动电路300可以在相同的基板上形成。在这种情况下，本发明的本实施例中的预充电电路的负载(电路)由结构与显示部分400的负载相同的负载(电路)制成，以实现更高精度的预充电。
在本发明的第一至第二十实施例中，已经参照实施例对具有发光元件的光发射显示器件进行了说明，该发光元件的电流-亮度特性在彩色(R，G，B)中成比例关系，该器件在用0级到7级分级显示的3-位数字分级数据显示的4096彩色显示器内被驱动。但是，当单色或多位时，可以不作调整延伸相似的结构。而且，所有的晶体管为TFT，甚至是更普通的晶体管，用相似的结构也可以实现本发明。此外，和有源矩阵型像素电路一样，应该是图4A，但至于其它电流驱动系统的像素电路和甚至于简单矩阵系统，也可以用相似的结构实现本发明。
尽管已经对上述具有光发射显示元件的光发射显示器件器件的各实施例进行了说明，它们还能应用于更普通的电流负载元件。
正如上文中所详细描述的一样，依据本发明，高精度的电流可以被输送给电流负载器件器件的单元(电路)。这是因为当参考电流在数字-电流转换器件内的晶体管的漏极和源极之间稳定地流动时，栅极和源极之间的电压被储存，从而可以储存高精度的电流，而不受晶体管电流/电压特性的不均匀性的影响，而电流由其中储存了电流的晶体管输出。此外，可以根据邻近区域内的电流/电压特性的不均匀性，增加或减少用于储存和输出电流的晶体管的数目。当待储存的电流更少且它的电流值很大时，储存的时间可以被缩短，而用于输出(驱动)的时间被延长，从而确保电流负载器件和像素负载内的数据线的充放电时间更长。因此，更高精度的电流可以被输送给电流负载器件的单元(电路)。而且，在每个输出端设置有用于每个输出端储存电流的晶体管和用于输出电流的晶体管，并且每帧被替换，从而不需要单独的储存周期，并且用于输出(驱动)的时间能被延长。因此，更高精度的电流可以被输送给电流负载器件的单元(电路)。
此外，设置有伪负载电路的预充电电路位于数字-电流转换器件的输出和电流负载器件之间，甚至当输出电流值较低时，该器件的电流或像素(电路)可以被高速驱动。这是因为在输出的初始阶段，伪负载电路由从数字-电流转换器件的电流输出高速驱动，从伪负载电路获得的电压通过电压跟随器施加给电流负载器件内的单元(电路)，并且当数字-电流转换器件的电流输出时的电压施加给电流负载器件内的单元(电路)的电压能够被高速地施加，随后，电流负载器件内的单元(电路)由数字-电流转换器件的电流输出直接驱动以校正它，该操作被执行，从而电流负载器件内的像素或信号线内的负载的恒定电流充放电的量被减少。
权利要求
1.用于驱动设置有多个包括电流负载元件的单元的电流负载器件的半导体器件包括多个电流输出电路和预充电电路，所述预充电电路具有两个功能其一是，将由所述电流输出电路的输出电流确定的电压通过所述数据线供应给所述电流负载器件内的数据线上的所述电流负载器件的每个单元；其二是，将作为所述电流输出电路的输出电流的电流通过所述数据线供应给所述数据线上的所述电流负载器件的每个单元。
2.根据权利要求1中所述用于驱动电流负载器件的半导体器件，其中所述预充电电路包括伪负载电路，它是与由来自所述电流输出电路的输出电流驱动的所述电流负载器件内的所述单元的负载相等的负载；以及电压跟随器，用于阻抗转换和输出当所述电流输出电路的输出电流被施加给所述伪负载时产生的电压。
3.根据权利要求2中所述用于驱动电流负载器件的半导体器件，其中所述预充电电路的伪负载电路是与所述单元内的电流负载元件相等的负载，或是与用于在所述单元内保持和供给电流的单元电路负载相等的电路负载。
4.根据权利要求2或3中所述用于驱动电流负载器件的半导体器件，其中由将所述电流输出电路的输出电流供应给所述伪负载电路作为在1水平周期开始时的预充电操作而获得的电压，由在所述预充电电路中的电压跟随器进行阻抗转换、并通过所述电流负载器件的数据线被施加到所述电流负载器件内的电流负载元件或单元电路负载，随后，当进行电流驱动操作时，所述电流输出电路的输出电流通过所述电流负载器件的数据线被直接供应给在所述电流负载器件单元内的电流负载元件或单元电路负载。
5.根据权利要求2至4中任何一个所述的用于驱动电流负载器件的半导体器件，其中所述的预充电电路具有用于取消所述电压跟随器的偏移电压的结构。
6.根据权利要求5所述的用于驱动电流负载器件的半导体器件，其中所述的取消所述预充电电路中的电压跟随器的偏移的操作每帧或每几帧执行一次。
7.根据权利要求1至6中的任何一个所述的用于驱动电流负载器件的半导体器件，其中所述电流输出电路是依据权利要求1至6中的任何一则的n-位数字-电流转换电路。
全文摘要
一种用于驱动电流负载器件的半导体器件及提供的电流负载器件，在用于驱动光发射显示器件的半导体器件的D/I转换部分中，在每个1输出D/I转换部分的后部设置有预充电电路。预充电信号PC被输入预充电电路。D/I转换部分内部有两个输出块，并且每帧储存和输出电流的任务都在变，以确保驱动像素的周期更长。而且，在驱动时，在预充电电路中，在与输出电流相对应的电压被施加给像素之后，才进行电流驱动，因此，可以高速驱动像素。从而，高精度的输出电流可以提供给待输入的数字图象数据，甚至当输出电流值较低时，仍然能高速驱动电流负载器件。
文档编号G09G3/32GK1551088SQ20041004730
公开日2004年12月1日 申请日期2002年8月29日 优先权日2001年8月29日
发明者安部胜美 申请人:日本电气株式会社