半导体器件和包括半导体器件的半导体系统的制作方法
【专利说明】半导体器件和包括半导体器件的半导体系统
[0001]相关申请的交叉引用
[0002]本申请要求2014年8月28日提交的申请号为10-2014-0113490的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例总体而言涉及包括半导体器件的半导体系统。
【背景技术】
[0004]将高容量存储器和控制器置入同一封装体的一些封装技术包括SiP(系统级封装)封装技术和CoC(芯片上芯片)封装技术。SiP封装技术采用其中芯片经由引线接合而电耦接的机制。CoC封装技术对于以下情况最有利:实现存储器的高度集成，以及实现存储器和控制器之间的高速操作。这是因为存储器和控制器经由微凸焊盘将包括数据的信号向彼此传送。
[0005]由于微凸焊盘的直径可以仅几十微米，所以诸如电阻、电感以及寄生电容等的特性低。因而，这些特性可以更容易地增大操作频率。因此，可以通过增大微凸焊盘的数量的方法来容易地改善数据的传送速度。在CoC封装技术中，微凸焊盘形成在存储器和控制器上。由于形成在存储器和控制器上的微凸焊盘彼此电耦接，所以存储器和控制器形成作为一个芯片。
[0006]在半导体器件中，为了确保缓冲器(数据经其被输入和输出)或驱动器的性能，可以执行数据输入/输出测试。在针对使用CoC封装技术的半导体器件和半导体系统执行测试的情况下，数据可以经由微凸焊盘被输入和输出。
【发明内容】
[0007]在一个实施例中，一种半导体系统可以包括包括有第一焊盘组的第一半导体器件。半导体系统可以包括第二半导体器件，第二半导体器件包括与第一焊盘组电耦接的第二焊盘组和用于来自第三半导体器件的信号输入以及至第三半导体器件的信号输出的第三焊盘组。第二半导体器件可以包括选择性转接单元(selective transfer unit)，选择性转接单元配置成响应于测试模式使能信号而将第三焊盘组电耦接至第一焊盘组或电耦接至配置成电耦接至第一焊盘组的接口单元。
[0008]在一个实施例中，半导体系统可以包括第一半导体器件，第一半导体器件包括第一焊盘组。半导体系统可以包括第二半导体器件，第二半导体器件包括与第一焊盘组电耦接的第二焊盘组和用于从第三半导体器件的信号输入或向第三半导体器件的信号输出的第三焊盘组。第二半导体器件可以包括接口单元，接口单元被配置成检测相位信息信号且将相位信息信号输出至第三焊盘组，相位信息信号包括关于经由第三焊盘组输入的第一接口信号和第二接口信号的相位差的信息。
[0009]在一个实施例中，半导体系统可以包括第一半导体器件，第一半导体器件包括第一焊盘组，且被配置成输出数据和数据选通信号。半导体系统可以包括第二半导体器件，第二半导体器件包括与第一焊盘组电耦接的第二焊盘组和用于从第三半导体器件的信号输入以及向第三半导体器件的信号输出的第三焊盘组。第二半导体器件可以包括接口单元，接口单元配置成接收数据和数据选通信号、与数据选通信号或外部数据选通信号同步地从数据产生内部数据、且将内部数据输出至第三焊盘组。
【附图说明】
[0010]图1是说明表示根据一个实施例的半导体系统的配置的实例的框图；
[0011]图2是说明表示根据一个实施例的半导体系统的配置的实例的框图；
[0012]图3是说明表示根据一个实施例的半导体系统的配置的实例的框图；
[0013]图4是说明表示根据一个实施例的半导体系统的配置的实例的框图；
[0014]图5是说明表示根据一个实施例的半导体系统的配置的实例的框图；
[0015]图6是说明表示在图5中所示的终止单元的实例的电路图；
[0016]图7是表示辅助解释在图6中所示的终止单元的操作的时序图的实例；
[0017]图8说明表示使用根据以上参照图1至图7讨论的实施例的半导体系统和/或半导体器件的系统的实例的框图。
【具体实施方式】
[0018]在下文中，以下将通过实施例的各种实例参照附图描述半导体器件和包括该种半导体器件的半导体系统。
[0019]各种实施例可以涉及能能够测试包括微凸焊盘的半导体器件的接口特性的半导体系统。
[0020]参见图1，根据一个实施例的半导体系统可以包括第一半导体器件11、第二半导体器件12和第三半导体器件13。第一半导体器件11可以包括第一焊盘组112。第一焊盘组可以配置有第一焊盘110和第二焊盘111。第一半导体器件11可以接收命令CMD。第二半导体器件12可以包括第二焊盘组122、第三焊盘组126、选择性转接单元127和接口单元128。第二焊盘组122可以配置有第三焊盘120和第四焊盘121。第三焊盘组126可以配置有第五焊盘123、第六焊盘124和第七焊盘125。第一焊盘组112可以与第二焊盘组122电耦接。第二半导体器件12经由第三焊盘组126将信号输出至第三半导体器件13或自第三半导体器件13输入信号。第一焊盘110、第二焊盘111、第三焊盘120和第四焊盘121可以通过微凸焊盘实现。
[0021]选择性转接单元127响应于测试模式使能信号TM_EN而将第五焊盘123和第六焊盘124电親接至接口单元128、或将第五焊盘123和第六焊盘124电親接至第一焊盘110和第二焊盘111。测试模式使能信号TM_EN可以在进入测试模式的情况下使能。选择性转接单元127在进入测试模式的情况下将第五焊盘123和第六焊盘124电耦接至接口单元128，以及在未进入测试模式的情况下将第五焊盘123和第六焊盘124电耦接至第一焊盘110和第二焊盘111。
[0022]在测试模式下，接口单元128经由第五焊盘123和第六焊盘124被输入第一接口信号和第二接口信号(未示出)。接口单元128将关于第一接口信号和第二接口信号的相位差的信息输出至第七焊盘125。接口单元128将第一接口信号和第二接口信号经由第一焊盘组112和第二焊盘组122传送至第一半导体器件11。第一接口信号和第二接口信号中的每个可以被设置成包括命令、地址、数据、时钟和数据选通信号中的一种。以下将参照图2至图4描述这种接口单元128的配置和操作。
[0023]接口单元128在测试模式下经由第一焊盘组112和第二焊盘组122从第一半导体器件11接收数据(未示出)和数据选通信号(未示出)。接口单元128同步于数据选通信号或外部数据选通信号(未示出)而从所述数据中产生内部数据。接口单元128经由第三焊盘组126将产生的内部数据输出至第三半导体器件13。外部数据选通信号经由第三焊盘组126自第三半导体器件13输入。以下将参照图5至图7来描述这种接口单元128的配置和操作。
[0024]参见图2，根据一个实施例的半导体系统可以包括第一半导体器件21、第二半导体器件22和第三半导体器件23。第一半导体器件21配置有第一焊盘210、第二焊盘211、命令/地址接收(CARX)单元212和时钟接收(CLKRX)单元213。第二半导体器件22可以包括第三焊盘220、第四焊盘221和第五焊盘222。第二半导体器件22可以包括第六焊盘223、第七焊盘224和命令/地址(CA)输入单元225。第二半导体器件22可以包括时钟(CLK)输入单元226和相位检测单元227。第二半导体器件22可以包括命令/地址传送(CATX)单元228和时钟传送(CLKTX)单元229。第一焊盘210和第三焊盘220电耦接，以及第二焊盘211和第四焊盘221电耦接。第一焊盘210、第二焊盘211、第三焊盘220和第四焊盘221可以通过微凸焊盘实现。
[0025]命令/地址输入单元225经由第五焊盘222被施加来自第三半导体器件23的命令/地址CA，且产生内部命令/地址ICA。时钟输入单元226经由第六焊盘223被施加来自第三半导体器件23的时钟CLK，且产生内部时钟ICLK。相位检测单元227检测内部命令/地址ICA和内部时钟ICLK的相位差，且产生相位信息信号PD_INF0。相位检测单元227经由第七焊盘224将相位信息信号PD_INF0输出至第三半导体器件23。命令/地址接收单元212经由第一焊盘210和第三焊盘220接收从命令/地址传送单元228传送的内部命令/地址ICA。时钟接收单元213经由第二焊盘211和第四焊盘221接收从时钟传送单元229传送的内部时钟ICLK。
[0026]在如上配置的半导体系统中，当命令/地址CA和时钟CLK经由第二半导体器件22施加至第一半导体器件21时，命令/地址CA和时钟CLK之间的时序差可以被检测到且被校正。第三半导体器件23通过在固定时钟CLK的输入时序的同时顺序改变命令/地址CA的输入时序来将命令/地址CA施加至第二半导体器件22。根据一个实施例，第三半导体器件23可以以下方式实现:其通过在固定命令/地址CA的输入时序的同时顺序改变时钟CLK的输入时序来将时钟CLK施加至第二半导体器件22。第二半导体器件22产生包括关于时钟CLK和命令/地址CA的相位差的信息的相位信息信号PD_INF0，且将相位信息信号PD_INFO施加至第三半导体器件23。第三半导体器件23可以基于相位信息信号PD_INF0来检测且校正时钟CLK和命令/地址CA的相位差。例如，第三半导体器件23可以以与时钟CLK的输入时序相比延迟-0.15tck、-0.ltck、0tck、0.ltck和0.15tck的输入时序将命令/地址CA施加至半导体器件22。在其中在第二半导体器件22中产生的相位信息信号PD_INF0在-0.ltck处电平转换的实例中，第三半导体器件23可以检测到:命令/地址CA的输入时序早于时钟