专利名称：一种等离子显示屏存储电路的制作方法
技术领域：
本实用新型涉及一种等离子显示屏存储电路，特别涉及使用可编程逻辑器件实现的一种低成本的等离子显示屏存储电路。
背景技术：
传统的等离子显示屏(PDP)存储与控制电路，将进行数据分流后的数据通过处理后，放入两个帧存储器中用于分别送入上，下两个电级。该电路的等离子显示屏(PDP)帧存储器是采用一片容量为64M(4*512K*32)的SDRAM，对于大数据流，数据未经压缩或只做简单处理，它虽然能够提供高速的存储速度，但由于价格高，影响了等离子显示屏(PDP)的整体价格，因此设计一种新的以可编程逻辑器件为核心的存储控制电路，采用低成本，低容量存储器取代价格高昂的存储器件成为业内人士关注的焦点。
发明内容
本实用新型的目的是提出一种等离子显示屏存储电路，该电路在优化传统PDP存储技术的同时，能够提高现有存储容量，具有在不降低现有存储速度的基础上，实现低成本，高可靠性的特点。
为了实现上述目的，本实用新型采取如下技术解决方案一种等离子显示屏存储电路，其特征在于，该电路包括一A/D转换器，用于将模拟信号转换为数字信号；一数据压缩模块，用于数字信号压缩；一可编程控制器，用于监视全局时钟的变化，同时将MCU的指令变换为指令时序图；一MCU处理器，用于数据读写操作；
多个存储器，用于对MCU处理器完成数据的存储与存取；A/D转换器将模拟信号转换后送入数据压缩模块，数据压缩模块与可编程控制器连通，可编程控制器的输出通过数据总线和地址总线与MCU处理器连接，MCU处理器与多个存储器相连。
本实用新型的等离子显示屏存储电路较之传统方法相比，具有下列优点1.在不降低存储速度的同时提高了各模块部分的效率，最终降低了产品的成本。
2.电路中的压缩模块从电路原理上分析，显然经过压缩后的数据经过专用数据处理过程成为小数据流，在后级处理时较之未经压缩处理只需增加软件部分，而无须改动硬件电路设计带来的重新布PCB及新的EMC测试带来的高额成本。
3.采用多存储器结构从可编程逻辑器件目前的处理速度可达到NS级来看，采用多片低容量存储器，再辅以合适的压缩算法，代替高成本的存储器，完全可以弥补存储速度上的缺失，反而更能提高存储的容量。同时为了弥补多片低容量存储器数据处理能力差的缺点，在后级采用数据处理能力强的MCU，进一步提高了软件的可伸缩性。
图1是传统的等离子显示屏存储电路结构图；图2是本实用新型的等离子显示屏存储电路结构图；图3是存储电路中的A/D与可编程器件的接口逻辑图。
以下结合附图和具体实施例对本实用新型作进一步的详细说明。
具体实施方式
本实用新型的等离子显示屏存储电路包括A/D转换器、数据压缩模块、可编程控制器、MCU处理器、多个存储器；A/D转换器将模拟信号转换后送入数据压缩模块，数据压缩模块与可编程控制器连通，可编程控制器的输出通过数据总线和地址总线与MCU处理器连接，MCU处理器与多个存储器相连。
电路可以分为三部分第一部分以可编程逻辑器件为控制核心，MCU用于数据读写操作。
第二部分VHDL控制部分源程序以及数据压缩算法。
第三部分多片低存储容量存储器。
采用MCU+可编程控制器为核心的数据存储装置，其工作原理是当MCU要访问该存储器时，首先要对控制模块(可编程控制器)内某一地址单元写入相应的片选信号。例如当向“8000H”单元写入“7”的时候(表示要选通7号存储器)，经控制模块内相关VHDL程序生成的相关逻辑功能的处理，使存储器片选信号变成有效，此后继续向该存储器中写入某个数，例如“3”的时候，存储器的写信号将保持有效，且选通信号继续保持，因此可以将数据写入到相应存储器的相应单元当中。从存储器中读取数据的操作类似。因此，如果要存储的数据不超过单片存储器的容量，那么和正常的存储操作相同，如果涉及到多片连续存储或间隔存储，则首先要向地址为“8000H”的单元写入存储器的编号，然后再向相应的存储空间写入相应的数据。
数据压缩模块的实现可以采用单独的带数据压缩功能的数字信号处理单元DSP实现，或是采用带数据压缩算法的IP核放入可编程控制器内实现，也可以采用带数据压缩功能的A/D转换器实现。
数据压缩模块与可编程控制器的接口可以采用双进程状态机实现，这样可以简化VHDL语言的描述结构，减少NS级的竞争与冒险，如果前级采用了带数据压缩功能的A/D转换模块，同样可以使用双进程状态机实现。
MCU模块与可编程器件的接口以及后序的存储器处理部分可以采用VHDL中的进程语句监视全局时钟的变化，同时将MCU的指令变换为指令时序图，根据双进程状态机对指令译码，通过地址线与数据线而完成数据的存储与存取。
采用多个存储器与MCU处理器相连，其中的存储器可以采用低容量的存储器，当一片被数据放满后，通过可编程控制器选择另一片，通过NS级的切换达到高速存储的目的，具体的实现方法可以先对各片进行编址，再分别通过VHDL中的CASE….WHEN语句对各片低电平选通，同时MCU对相应选通的存储器使用读取或是存储操作。
权利要求1.一种等离子显示屏存储电路，其特征在于，包括一A/D转换器，用于将模拟信号转换为数字信号；一数据压缩模块，用于数字信号压缩；一可编程控制器，用于监视全局时钟的变化，同时将MCU的指令变换为指令时序图；一MCU处理器，用于数据读写操作；多个存储器，用于对MCU处理器完成数据的存储与存取；A/D转换器将模拟信号转换后送入数据压缩模块，数据压缩模块与可编程控制器连通，可编程控制器的输出通过数据总线和地址总线与MCU处理器连接，MCU处理器与多个存储器相连。
2.如权利要求1所述的等离子显示屏存储电路，其特征在于，所述的数据压缩模块采用单独的带数据压缩功能的数字信号处理单元DSP实现，或是采用带数据压缩算法的IP核放入可编程控制器内来实现，或者采用带数据压缩功能的A/D转换器实现。
专利摘要本实用新型公开了一种等离子显示屏存储电路，该电路包括A/D转换器、数据压缩模块、可编程控制器、MCU处理器、多个存储器；A/D转换器将模拟信号转换后送入数据压缩模块，数据压缩模块与可编程控制器连通，可编程控制器的输出通过数据总线和地址总线与MCU处理器连接，MCU处理器与多个存储器相连。本实用新型在不降低存储速度的同时提高了各模块部分的效率，同时为了弥补多片低容量存储器数据处理能力差的缺点，在后级采用数据处理能力强的MCU，进一步提高了软件的可伸缩性，最终降低了产品的成本。
文档编号G09F9/313GK2833780SQ20052007952
公开日2006年11月1日 申请日期2005年10月14日 优先权日2005年10月14日
发明者乔建明, 黄陆阳 申请人:彩虹集团电子股份有限公司