专利名称：平面显示器的像素单元及其驱动方法
技术领域：
本发明涉及一种平面显示器的像素单元及其驱动方法，特别是涉及一种使用非易失性内存为主动组件的像素单元及其驱动方法。
背景技术：
现有显示器在播放同一静态画面(static image)时，例如在阅读文章、电子信件时，驱动芯片仍必需多次传送同一画面信息至每一像素单元中。换句话说，即使画面静止不动，驱动芯片仍然不断地消耗电力。然而，对于携带式显示器，有必要使用更低的耗电量来显示静态画面以减少其充电次数。
为了降低显示器的耗电，有现有技术提出在像素单元里加置内存单元，例如静态随机存取内存(SRAM)，来达到显示静态画面时的省电效果。
请参照图1A，是为现有平面显示器的像素单元。像素单元10具有一扫描线11、一数据线12、一薄膜晶体管13、一静态随机存取内存14及一电极15。扫描线11电性连接至薄膜晶体管13的栅极。数据线12电性连接至薄膜晶体管13的源极。静态随机存取内存14的一端电性连接至电极15，另一端可随使用者选择「一般模式」或「静态省电模式」而与薄膜晶体管13断开或电性连接。
在一般模式下，静态随机存取内存14并不与薄膜晶体管13电性连接，因此像素单元10仅以薄膜晶体管13为主动组件以配合一电容(未图标)来运作。若切换至静态省电模式，则静态随机存取内存14与薄膜晶体管13电性连接以共同控制画面的明暗或灰阶。如此，驱动芯片(未图标)不需多次传送同一画面信息至像素单元10中，可以让耗电量下降。
静态随机存取内存14的电路结构如图1B所示，包括一N沟道晶体管142串接至二个并联的反相器144及146，再串接至另一N沟道晶体管148。
再参照图1C，说明反相器的基本结构。反相器144是为一N沟道晶体管1441与一P沟道晶体管1442并联而成。反相器146亦有相同的结构，因此图1B所示的静态随机存取内存14事实上由6颗晶体管组成。
承上述，由于静态随机存取内存需由6-8颗晶体管组成，故会降低像素单元的开口率。当显示器以有机发光二极管(OLED)为发光组件时，若有静态随机存取内存设置在其下方，则不能采用底部发光(bottom-emission)的方式。另外，配置静态随机存取内存的每个子像素(sub-pixel)仅能显示亮与暗两种灰阶。因此，由红绿蓝(RGB)三个子像素组成的每个像素单元，最多只能显示8种颜色。
发明内容
本发明的目的在于提供一种像素单元，以一非易失性内存(non-volatilememory device)为主动组件，并具有较高的开口率。
本发明的另一目的在于提供一种像素单元的驱动方法，该像素单元以一非易失性内存为主动组件。当该像素单元被应用于一平面显示器中，可藉由该驱动方法使该平面显示器能用更低的耗电量来显示静态画面，以及产生大于8种颜色的色彩变化。
本发明的像素单元包括至少一非易失性内存、至少一扫描线电性连接至该非易失性内存的栅极、至少一数据线电性连接至该非易失性内存的源极，以及，至少一储存电容电性连接至该非易失性内存的漏极。
为配合上述像素单元的运作，本发明亦提供了一种驱动方法。在一般模式下，该非易失性内存具有一第一起始电压，以使该储存电容具有一第一储存电位。欲切换为静态省电模式时，以下列步骤进行。首先，抹除该第一起始电压。接着写入一第二起始电压于该非易失性内存，以取代该第一起始电压。再提供一扫描电压于该非易失性内存的栅极，藉由该扫描电压与该第二起始电压的差值以定义该储存电容的一第二储存电位。以及，提供一数据电压于该非易失性内存的源/漏极，以对该储存电容充电，使该第一储存电位改变为该第二储存电位。
根据本发明，像素单元较现有技术少了静态随机存取内存，因此开口率可以增加。以非易失性内存取代薄膜晶体管后，配合上述驱动方法，可以弹性地改变起始电压以达到省电与增加色彩及灰阶数的目的。本发明特别适用于显示静态画面时，作一般模式与静态省电模式的切换。
图1A是为现有平面显示器的像素单元；图1B是为静态随机存取内存的电路结构；图1C是为反相器的基本结构；图2A是为本发明的像素单元应用于一液晶显示器中；图2B是依据本发明的驱动方法，操作液晶显示器中的三个像素单元的结果；图3A是为本发明的像素单元应用于一有机电激发光显示器；图3B-3C是为本发明的像素单元，具有多个有机发光二极管；图4的为本发明的像素单元，具有N沟道薄膜晶体管；图5是为本发明的像素单元，具有反相型有机发光二极管；图6是为本发明的像素单元应用于液晶显示器中，其可分别控制静态显示与动态显示；图7A-7C是为本发明的像素单元应用于有机电激发光显示器中，其可分别控制静态显示与动态显示；图8是为静态画面的时序控制图；图9是根据本发明，驱动芯片的功率消耗曲线；以及图10是为功率消耗与面板亮区比例的关系曲线。
附图符号说明10像素单元30像素单元11扫描线 31数据线12数据线 32扫描线13薄膜晶体管 33非易失性内存14静态随机存取内存34储存电容142 N沟道晶体管 35驱动晶体管144 反相器 36有机发光二极管1441 N沟道晶体管 40像素单元1442 P沟道晶体管 42有机发光二极管146 反相器 50像素单元148 N沟道晶体管 52有机发光二极管15电极60像素单元20像素单元62N沟道薄膜晶体管
20a 像素单元70 像素单元20b 像素单元72 有机发光二极管20c 像素单元80 像素单元201 像素电极82 扫描线202 像素电极84 薄膜晶体管203 像素电极90 像素单元21 数据线 92 扫描线22 扫描线 94 开关晶体管23 非易失性内存100 像素单元24 储存电容102 N沟道薄膜晶体管25 液晶电容104 有机发光二极管25a 液晶层 110 像素单元112 N沟道薄膜晶体管114 有机发光二极管具体实施方式
兹配合图标详述本发明的像素单元及其驱动方法，并列举较佳实施例说明该像素单元在液晶显示器或有机电激发光显示器等平面显示器中的应用方式。
请参照图2A，是为本发明的像素单元应用于一液晶显示器中。像素单元20包括至少一数据线21、至少一扫描线22、至少一非易失性内存23、至少一储存电容24及至少一液晶电容25。扫描线22电性连接至非易失性内存23的栅极端G。数据线21电性连接至非易失性内存23的源/漏极端S。非易失性内存23的另一源/漏极端D则藉由一像素电极(未图标)电性连接至储存电容24及一液晶层(未图标)。储存电容24的另一端被提供一参考电位Vref1，其与源/漏极端D电位的差值形成一电容电位。该液晶层的一表面接受源/漏极端D电位，而液晶层的另一表面则被提供另一参考电位Vref2，而形成如电容一般的功能，称为液晶电容25。此处，参考电位Vref1及Vref2可相同，或不相同，也可以接地而形成零电位。
非易失性内存23与静态随机存取内存不同之处在于，非易失性内存23不随电源消失而改变其储存数据状态，但静态随机存取内存会随着电源消失，其储存数据都会遗失。基于上述特性，本发明使用非易失性内存23，例如电子式可抹除/写入只读存储器(electrically erasable programmableread-only memory，EEPROM)、闪存(flash memory)或类似的内存，以取代现有的薄膜晶体管作为像素单元的主动组件。特别地，当平面显示器显示一静态画面时，驱动芯片不再需要多次传送同一画面信息至每一像素单元中。因此可节省驱动芯片操作所需的电能。
像素单元20的具体作动方式如下。在一般模式下，非易失性内存23的操作就如一般薄膜晶体管，设此时的起始电压为Vth1。若是要切换为静态省电模式时，则在栅极与源/漏极间形成一电压差以抹除起始电压Vth1。同样地，再在栅极与源/漏极间形成另一电压差以写入一预定电压在非易失性内存23的浮动栅(floating gate)中，例如FN穿隧机制(FN tunning)。如此可以改变非易失性内存23的起始电压为Vth2。
在平面显示器中，透过上述起始电压Vth的写入机制，可以使每个像素单元20的非易失性内存23具有不同的起始电压Vth，并使储存电容24具有不同的电容电位。在储存电容24充电时，对平面显示器的所有的扫描线22提供一扫描电压Vscan，以及对所有的数据线21提供一数据电压Vdata。当数据电压大于扫描电压时(Vdata＞Vscan)。此时，假设参考电位Vref1为零，则储存电容24的充电电压等于扫描电压与起始电压的压差(Vscan-Vth)。需要更新画面时，再次抹除起始电压；若不需更新画面，则使扫描电压Vscan与数据电压Vdata维持在一稳定状态即可。
对于数据电压Vdata与扫描电压Vscan的大小关系说明如下。当数据电压Vdata小于「扫描电压Vscan与起始电压Vth的差值」时，储存电容24的充电电压等于数据电压Vdata。此状况下，由于静态省电模式是提供所有像素单元相同的数据电压Vdata，故全体像素的电容电位相同，无法显示不同像素所设定的灰阶亮度。当数据电压Vdata大于扫描电压Vscan时，储存电容24的充电电压则固定在最大值「Vscan-Vth」的状况，故可利用调整起始电压，达到不同灰阶的显示。
请参照图2B，是以液晶显示器中的三个像素单元20a、20b及20c为例，说明本发明的操作结果。假设先利用上述方法改变非易失性内存231的起始电压为5V、非易失性内存232的起始电压为2.5V，以及非易失性内存233的起始电压为0V。对整个液晶面板提供8V的数据电压，以及5V的扫描电压。此时，因数据电压Vdata大于扫描电压Vscan，故储存电容241、242及243的充电电压以「Vscan-Vth」计算分别为0V、2.5V及5V，代表像素电极201、202及203的电位亦为0V、2.5V及5V。设若液晶层25a的参考电位Vref2等于零或接地，则像素单元20a的操作电压变为0V，像素单元20b的操作电压变为2.5V，而像素单元20c的操作电压变为5V。如此一来，非易失性内存以变动的起始电压，搭配数据线及扫描线上的稳定电压，即可产生多种灰阶亮度，以及节省静态画面显示时的电力消耗。
请参照图3A，是为本发明的像素单元应用于一有机电激发光显示器。像素单元30包括至少一数据线31、至少一扫描线32、至少一非易失性内存33、至少一储存电容34、至少一驱动晶体管35及至少一有机发光二极管36。
扫描线32电性连接于非易失性内存33的栅极端G。数据线31电性连接至非易失性内存33的其中一个源/漏极端S。非易失性内存33的另一个源/漏极端D电性连接至驱动晶体管35的栅极及储存电容34。储存电容34的两端分别电性连接至驱动晶体管35的栅极及漏极。有机发光二极管36的阳极则同时与驱动晶体管35的漏极及储存电容34。
本实施例中，驱动晶体管35是为一P沟道薄膜晶体管，其源极用以接受一高电压电平Vdd。有机发光二极管36的阴极用以接受一低电压电平Vss。此处，D点的电压亦为Vscan-Vth。若改变非易失性内存33的Vth，则D点电压可调变，因此可决定驱动晶体管35的栅极跨压，同时决定有机发光二极管36的驱动电流。
请参照图3B，是为本发明的像素单元，具有多个串联的有机发光二极管。比较图3A，像素单元40加置一有机发光二极管42与有机发光二极管36串联。
请参照图3C，是为本发明的像素单元，具有多个并联的有机发光二极管。比较图3A，像素单元50加置一有机发光二极管52与有机发光二极管36并联。
请参照图4，同时比较图3A，像素单元60采用一N沟道薄膜晶体管62取代驱动晶体管35(P沟道)。有机发光二极管36的阳极则电性连接至N沟道薄膜晶体管62的源极。
请参照图5，是为具有反相型(inverted)有机发光二极管的像素单元70。比较图4，有机发光二极管72的阴极电性连接至N沟道晶体管62的漏极。
图3B-3C、图4、图5均以单颗非易失性内存为主动组件，藉由改变其起始电压来调节像素单元的亮度。然而，为了将静态显示与动态显示分别作控制，亦可以非易失性内存搭配薄膜晶体管作为主动组件，请参照下列实施例的说明。
请参照图6，是为本发明的像素单元应用于液晶显示器中，其可分别控制静态显示与动态显示。比较图2A，像素单元80多了一条扫描线82及一个薄膜晶体管84。数据线21连接薄膜晶体管84及非易失性内存33的源极。扫描线22电性连接至非易失性内存33的栅极。扫描线82电性连接至薄膜晶体管84的栅极。薄膜晶体管84及非易失性内存33的漏极均与储存电容24电性连接。
在一般模式下，像素单元80的操作电压由薄膜晶体管84控制图像显示。特别地，当显示静态图像时，可改由非易失性内存33控制像素单元80的操作电压以切换至静态省电模式。
另外在有机电激发光显示器中，静态显示与动态显示也可以分别作控制。
请参照图7A，同时比较图3A，像素单元90多了一条扫描线92及一个开关晶体管94。数据线31连接开关晶体管94及非易失性内存33的源极。扫描线92电性连接至开关晶体管94的栅极。开关晶体管94的源/漏极与非易失性内存33的源/漏极共同连接至驱动晶体管35(P沟道)的栅极及储存电容34。有机发光二极管36的阳极是电性连接至驱动晶体管35的漏极。如此一来，在一般模式下，像素单元90的操作电位由开关晶体管94以控制图像。但是在显示静态图像时，可改由非易失性内存33控制像素单元90的操作电位以切换至静态省电模式。
同样地，图7A驱动晶体管35也可以换成N沟道晶体管，请参照图7B-7C。在像素单元100中，有机发光二极管104的阴极是电性连接至N沟道薄膜晶体管102的漏极，形成反相型架构。在像素单元110中，有机发光二极管114的阳极是电性连接至N沟道薄膜晶体管112的源极。
在本发明中，薄膜晶体管可采用非晶硅(α-Si)或低温多晶硅(LTPS)制程。为了避免高温氧化制程对玻璃基板造成破坏，可以在低于650℃的温度下，使用PECVD沉积非易失性内存中的氧化层。
以上所有实施例的共同特征在于，像素单元包括至少一非易失性内存、至少一扫描线电性连接至该非易失性内存的栅极、至少一数据线电性连接至该非易失性内存的源极，以及，至少一电容电性连接至该非易失性内存的漏极。
在一般模式下，该非易失性内存具有一第一起始电压，以使该电容具有一第一储存电位。欲切换为静态省电模式时，以下列步骤进行。首先，提供一电压差于该非易失性内存的栅极与源/漏极之间以抹除该第一起始电压。同样地，提供一电压差于该非易失性内存的栅极与源/漏极之间以写入一第二起始电压于该非易失性内存，以取代该第一起始电压；再提供一扫描电压于该非易失性内存的栅极，藉由该扫描电压与该第二起始电压的差值以定义该电容的一第二储存电位；以及，提供一数据电压于该非易失性内存的源/漏极，以对该电容充电，使该第一储存电位改变为该第二储存电位。
承上述，由于每个像素单元中，非易失性内存23的起始电压均不相同，故储存电容24的储存电位亦不相同，可作多种颜色显示。另外，每个像素单元仅用一颗非易失性内存即可取代静态随机存取内存的功能。由于每个非易失性内存通常由二个晶体管构成，但静态随机存取内存则包括六至八个晶体管，因此所需晶体管数目较少，故能提高像素单元的开口率。
请参照图8，是为静态画面的时序控制图。在时段I，由一般模式切换为静态省电模式时，可以提供一扫描电压以重置电容电位。在时段II，提供一数据电压用以显示画面。
请参照图9，是为驱动芯片的功率消耗(power consumption)曲线。横轴为输入电压(V)；纵轴为功率消耗(mW)。当输入电压在3.0V至3.6V之间时，功率消耗在40mW至60mW之间。
请参照图10，是为功率消耗与面板亮区比例的关系曲线，并据此算出所节省的电力。图中横轴为面板亮区比例；左侧纵轴为功率消耗(mW)；右侧纵轴为节省电力(％)。有机电激发光面板的亮区比例在1/3-1/4时，假设为静态显示，有机发光二极管所消耗的功率为240mW至180mW，则使用本发明的电路设计可节省驱动芯片的功率消耗为40mW至60mW。
上列详细说明是针对本发明较佳实施例的具体说明，惟上述实施例并非用以限制本发明的专利范围，凡未脱离本发明技艺精神所为的等效实施或变更，均应包含于本案的专利范围中。
权利要求
1.一种平面显示器的像素单元，包括至少一非易失性内存；至少一扫描线，电性连接至该非易失性内存的栅极；至少一数据线，电性连接至该非易失性内存的源极；以及至少一储存电容，电性连接至该非易失性内存的漏极。
2.如权利要求1所述的像素单元，更包括一像素电极电性连接至该储存电容，且该像素电极是接触于一液晶层。
3.如权利要求1所述的像素单元，更包括至少一薄膜晶体管，其具有一栅极电性连接至该储存电容及该非易失性内存的漏极；以及至少一有机发光二极管，是电性连接至该薄膜晶体管的漏极与源极二者之一。
4.如权利要求3所述的像素单元，其中，该薄膜晶体管是为一P沟道薄膜晶体管。
5.如权利要求3所述的像素单元，其中，该薄膜晶体管是为一N沟道薄膜晶体管。
6.如权利要求4所述的像素单元，其中，该有机发光二极管的阳极是电性连接至该P沟道薄膜晶体管的漏极。
7.如权利要求5所述的像素单元，其中，该有机发光二极管的阴极是电性连接至该N沟道薄膜晶体管的漏极。
8.如权利要求5所述的像素单元，其中，该有机发光二极管的阳极是电性连接至该N沟道薄膜晶体管的源极。
9.如权利要求1所述的像素单元，更包括至少一薄膜晶体管，具有一栅极电性连接至该储存电容及该非易失性内存的漏极；以及多个有机发光二极管，是电性连接至该薄膜晶体管的漏极与源极二者之一，且各该有机发光二极管是互相串联。
10.如权利要求1所述的像素单元，更包括至少一薄膜晶体管，具有一栅极电性连接至该储存电容及该非易失性内存的漏极；以及多个有机发光二极管，是电性连接至该薄膜晶体管的漏极与源极二者之一，且各该有机发光二极管是互相并联。
11.一种平面显示器的像素单元，包括至少一薄膜晶体管；至少一第一扫描线，电性连接至该薄膜晶体管的栅极；至少一非易失性内存；至少一第二扫描线，电性连接至该非易失性内存的栅极；至少一数据线，电性连接至该薄膜晶体管及该非易失性内存的源极；以及至少一储存电容，电性连接至该薄膜晶体管及该非易失性内存的漏极。
12.如权利要求11所述的像素单元，更包括一像素电极电性连接至该电容，且该像素电极是接触于一液晶层。
13.如权利要求11所述的像素单元，更包括至少一第二薄膜晶体管，具有一栅极电性连接至该储存电容及该非易失性内存的漏极；以及至少一有机发光二极管，是电性连接至该第二薄膜晶体管的漏极与源极二者之一。
14.如权利要求13所述的像素单元，其中，该第二薄膜晶体管是为一P沟道薄膜晶体管。
15.如权利要求13所述的像素单元，其中，该第二薄膜晶体管是为一N沟道薄膜晶体管。
16.如权利要求14所述的像素单元，其中，该有机发光二极管的阳极是电性连接至该P沟道薄膜晶体管的漏极。
17.如权利要求15所述的像素单元，其中，该有机发光二极管的阴极是电性连接至该N沟道薄膜晶体管的漏极。
18.如权利要求15所述的像素单元，其中，该有机发光二极管的阳极是电性连接至该N沟道薄膜晶体管的源极。
19.如权利要求11所述的像素单元，更包括至少一第二薄膜晶体管，具有一栅极电性连接至该储存电容及该非易失性内存的漏极；以及多个有机发光二极管，是电性连接至该薄膜晶体管的漏极与源极二者之一，且各该有机发光二极管是互相串联。
20.如权利要求11所述的像素单元，更包括至少一第二薄膜晶体管，具有一栅极电性连接至该储存电容及该非易失性内存的漏极；以及多个有机发光二极管，是电性连接至该薄膜晶体管的漏极与源极二者之一，且各该有机发光二极管是互相并联。
21.一种像素单元的驱动方法，该像素单元包括至少一非易失性内存电性连接至少一储存电容，其中，该非易失性内存具有一第一起始电压，以使该储存电容具有一第一储存电位，该方法包括写入一第二起始电压于该非易失性内存，以取代该第一起始电压；提供一扫描电压于该非易失性内存的栅极，藉由该扫描电压与该第二起始电压的差值以定义该储存电容的一第二储存电位；以及提供一数据电压于该非易失性内存的源/漏极，以对该储存电容充电，使该第一储存电位改变为该第二储存电位。
22.如权利要求21所述的驱动方法，其中，上述写入该第二起始电压的步骤更包括提供一电压差于该非易失性内存的栅极与源/漏极之间。
23.如权利要求21所述的驱动方法，其中，该数据电压大于该扫描电压。
24.如权利要求21所述的驱动方法，更包括抹除该第一起始电压于写入该第二起始电压之前。
25.如权利要求24所述的驱动方法，其中，上述抹除该第一起始电压的步骤是包括提供一电压差于该非易失性内存的栅极与源/漏极之间。
全文摘要
一种平面显示器的像素单元，包括至少一非易失性内存、至少一扫描线、至少一数据线及至少一储存电容。该扫描线电性连接至该非易失性内存的栅极。该数据线电性连接至该非易失性内存的源极。该储存电容电性连接至该非易失性内存的漏极。上述像素单元的驱动方法包括提供一扫描电压及一数据电压以改变该非易失性内存的起始电压，进而重新定义该储存电容的储存电位。
文档编号G09G3/36GK1808536SQ200610007118
公开日2006年7月26日 申请日期2006年2月9日 优先权日2006年2月9日
发明者陈纪文, 张鼎张, 刘柏村 申请人:友达光电股份有限公司